-
公开(公告)号：KR1019980015773A
公开(公告)日：1998-05-25
申请号：KR1019960035211
申请日：1996-08-23
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 자기 정렬 방식에 의한 반도체 장치의 콘택홀 형성 방법에 관하여 기재하고 있다. 이는, 실리콘 기판상에 소정 형상의 게이트 전극을 형성시키는 단계와, 상기 게이트 전극을 절연시키기 위한 소정 형상의 스페이서를 형성시키는 단계와, 상기 결과물의 전면에 층간 절연막을 형성시키는 단계와, 폴리머가 과량 형성되는 조건하에서 제1식각 공정을 수행하여 폴리머층을 형성시키는 단계와, 폴리머가 소량 형성되는 조건의 제2식각 공정에 의하여 상기 폴리머층을 제거하는 단계로 이루어진다. 따라서, 본 발명에 따르면, 폴리머가 다량으로 생성되는 조건하에서 식각 공정을 수행한 후 폴리머가 미량으로 생성되는 조건하의 건식 식각 공정에 의해서 콘택홀을 형성시킴으로서 스페이서가 오버 에칭되는 것을 방지시킬 수 있을 뿐만 아니라 스톱핑 현상이 발생되는 것을 방지시켜서 반도체 장치의 성능 및 신뢰도를 향상시킨다.
-
-
-
-
-
Patent Agency Ranking
公开(公告)号：KR1020150017449A
公开(公告)日：2015-02-17
申请号：KR1020130093200
申请日：2013-08-06
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0004 , G11C13/0007 , G11C14/00 , G11C2213/32 , G11C2213/72 , H01L27/224 , H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/165
Abstract: 본 발명에 따른 가변 저항 메모리 시스템은 제 1 및 제 2 영역들을 포함하는 메모리 셀 어레이를 포함하는 가변 저항 메모리 장치; 가변 저항 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 제 1 영역은 제 1 가변 저항 물질층을 포함하는 제 1 가변 저항 메모리 셀들을 포함하고, 제 2 영역은 제 1 가변 저항 물질층의 금속 도핑 농도보다 높거나 또는 낮은 금속 도핑 농도를 갖도록 형성된 제 2 가변 저항 물질층을 포함하는 제 2 가변 저항 메모리 셀들을 포함하고, 메모리 컨트롤러는 제 1 가변 저항 메모리 셀들을 스토리지로 사용하고, 제 2 가변 저항 메모리 셀들을 버퍼 메모리로 사용한다.
Abstract translation: 根据本发明的电阻随机存取存储器系统包括电阻随机存取存储器件，其包括包括第一和第二区域的存储单元阵列和控制电阻随机存取存储器件的存储器控制器。 第一区域包括第一电阻性随机存取存储单元，其包括第一可变电阻材料层。 第二区域包括第二电阻随机存取存储单元，其包括金属掺杂浓度高于或低于第一可变电阻材料层的金属掺杂浓度的第二可变电阻材料层。 存储器控制器使用第一电阻随机存取存储器单元作为存储器，并且使用第二电阻随机存取存储器单元作为缓冲存储器。
-
公开(公告)号：KR1020150017047A
公开(公告)日：2015-02-16
申请号：KR1020130092693
申请日：2013-08-05
Applicant: 삼성전자주식회사
Abstract: 본 발명의 실시 예에 따른 뉴로모픽 시스템 구현 방법은: 복수의 워드 라인들과 복수의 비트 라인들이 교차하는 곳에 배치된 복수의 메모리 셀들 중, 제 1 상태에 있는 타겟 셀들이 연결된 적어도 하나의 선택된 비트 라인에 인가되는 전압을 단계적으로 증가시키는 단계; 상기 적어도 하나의 선택된 비트 라인에 연결된 셀들 중 상기 제 1 상태에 있는 타겟 셀들을 제외한 제 2 상태에 있는 비선택 셀들에 연결된 비선택 워드 라인들에 인가되는 전압들을 단계적으로 증가시켜 뉴런 스파이킹 펄스들을 발생시키는 단계; 및 상기 뉴런 스파이킹 펄스들 중 임의로 선택된 제 1 및 제 2 뉴런 스파이킹 펄스들을 제 1 및 제 2 메모리 셀들을 포함하는 시냅틱 회로로 시차를 두고 입력하여 STDP(Spike-Timing Dependent Plasticity) 알고리즘을 구현하는 단계를 포함한다. 본 발명에 따르면, 상 변화 메모리 소자들만으로 뉴런 스파이킹, STDP 및 이들을 포함하는 뉴로모픽 시스템을 구현할 수 있어 메모리 장치의 저전력화 및 고집적화를 도모할 수 있다.
Abstract translation: 本发明涉及一种神经形态系统实现方法。 该方法包括以下步骤：在布置在字线和位线的交叉区域上的多个存储单元之间，以第一模式逐渐增加施加到连接到目标单元的一个或多个选定位线的电压; 通过在除了靶细胞之外的第二模式中逐渐增加施加到连接到未选择细胞的一个或多个未选择的字线的电压来产生神经元刺激脉冲; 以及通过将随机选择的第一和第二神经元刺激脉冲输入到具有时间差的包括第一和第二存储器单元的突触电路来实现STDP算法。 本发明可以通过仅包括具有神经元峰值和STDP的相变存储器件来实现具有低功率使用和高集成度的神经形态系统。
-
公开(公告)号：KR100835275B1
公开(公告)日：2008-06-05
申请号：KR1020040063641
申请日：2004-08-12
Applicant: 삼성전자주식회사
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 스핀 주입 메카니즘을 사용하여 자기램 소자를 프로그램시키는 방법들이 제공된다. 이 방법들은 집적회로 기판 상에 제공되는 복수개의 자기터널 접합 구조체들중 어느 하나에 선택적으로 메인 쓰기 전류를 가하는 것(forcing)을 구비한다. 상기 메인 쓰기 전류는 상기 선택된 자기터널 접합 구조체의 자유층(free layer)으로부터 상기 선택된 자기터널 접합 구조체의 고정층(pinned layer)을 향하여 흐르는 양의 쓰기 전류(positive writing current)이거나 상기 선택된 자기터널 접합 구조체의 고정층으로부터 상기 선택된 자기터널 접합 구조체의 자유층을 향하여 흐르는 음의 쓰기 전류이다. 상기 메인 쓰기 전류를 가하는 동안 상기 선택된 자기터널 접합 구조체의 자화곤란 자계(hard magnetic field)를 생성시키어 상기 선택된 자유층 내의 자기 분극들을 상기 선택된 고정층 내의 자기 분극들에 평행하거나 반평행하도록 배열시킨다.
-
公开(公告)号：KR100733147B1
公开(公告)日：2007-06-27
申请号：KR1020040012780
申请日：2004-02-25
Applicant: 삼성전자주식회사
IPC: H01L27/10 , H01L27/115 , H01L27/105
CPC classification number: G11C13/0004 , G11C2213/79 , H01L27/2436 , H01L27/2472 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/1675
Abstract: 신규한 구조를 갖는 상변화 메모리 장치 및 그 제조 방법이 개시되어 있다. 반도체 기판의 표면 부위에 배치된 제1 불순물 영역들, 제2 불순물 영역 및 상기 제1 및 제2 불순물 영역들 사이에 배치된 게이트들을 포함하는 적어도 2개의 트랜지스터들을 형성한다. 기판 상에 제1 불순물 영역들에 접속하는 제1 전극들을 셀 단위로 형성한 후, 인접하는 제1 전극들 상에 공통으로 접속하는 상변화 물질층을 형성하고, 상변화 물질층 상에 적어도 하나의 제2 전극을 형성한다. 상변화 메모리 장치의 제조 시에 상변화 물질층이 받는 에칭 손상을 크게 줄일 수 있어서, 상변화 메모리 장치의 신뢰성을 향상시킬 수 있으며, 상변화 물질층에 트랜지스터를 이용하여 고속으로 정보를 저장 및 소거 동작을 수행할 수 있다.
-
公开(公告)号：KR1020060014907A
公开(公告)日：2006-02-16
申请号：KR1020040063641
申请日：2004-08-12
Applicant: 삼성전자주식회사
IPC: G11C11/15
Abstract: Methods are provided for operating a magnetic random access memory device including a memory cell having a magnetic tunnel junction structure on a substrate. In particular, a writing current pulse may be provided through the magnetic tunnel junction structure, and a writing magnetic field pulse may be provided through the magnetic tunnel junction structure. In addition, at least a portion of the writing magnetic field pulse may be overlapping in time with respect to at least a portion of the writing current pulse, and at least a portion of the writing current pulse and/or at least a portion of the writing magnetic field pulse may be non-overlapping in time with respect to the other. Related devices are also discussed.
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.029 seconds)
