-
公开(公告)号：KR1020100023075A
公开(公告)日：2010-03-04
申请号：KR1020080081657
申请日：2008-08-21
Applicant: 서울대학교산학협력단
CPC classification number: H01L21/02181 , C23C16/45563 , H01L21/02532 , H01L21/02549 , H01L21/02562
Abstract: PURPOSE: An apparatus for depositing thin films is provided to prevent delamination phenomenon of an unnecessary thin film deposited on a chamber by preventing a GST from being deposited on most of hafnium oxide. CONSTITUTION: A depositing thin film(300) comprises a chamber(310), a susceptor(320), and a gas injection device(330). The susceptor is installed inside the chamber. The substrate is placed on the susceptor. The gas injection device is installed above the susceptor. The gas injection device supplies a gas to the chamber. Hafnium oxide(HfO2) is formed on the internal surface of the chamber.
Abstract translation: 目的：提供一种用于沉积薄膜的设备，以通过防止在大多数氧化铪上沉积GST来防止沉积在室上的不需要的薄膜的分层现象。 构成：沉积薄膜（300）包括室（310），基座（320）和气体注入装置（330）。 感受体安装在室内。 将基板放置在基座上。 气体注入装置安装在基座上方。 气体注入装置向腔室供应气体。 在室的内表面上形成氧化铪（HfO 2）。
-
公开(公告)号：KR100891523B1
公开(公告)日：2009-04-06
申请号：KR1020070072742
申请日：2007-07-20
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
IPC: H01L27/115
CPC classification number: H01L45/144 , G11C13/0004 , H01L45/06 , H01L45/12 , H01L45/1233 , H01L45/1675 , H01L45/1683
Abstract: 본 발명은 상변화 기억 소자를 개시한다. 개시된 본 발명의 상변화 기억 소자는, 다수의 상변화 셀 영역을 갖는 반도체기판; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; 상기 콘택홀의 전 표면 상에 형성되며, La
2 O
3 막 및 Y
2 O
3 막 중 어느 하나의 막으로 이루어진 버퍼막; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; 및 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;을 포함한다.-
公开(公告)号：KR101875835B1
公开(公告)日：2018-08-02
申请号：KR1020160079540
申请日：2016-06-24
Applicant: 서울대학교산학협력단
Abstract: 본발명은크로스바저항메모리와그 읽기방법에있어서, 저장된데이터를읽기위하여선택된셀의비트라인에서감지하는전류('주감지전류'; I)에포함된스닉전류의영향을상쇄시킨후 상기선택된셀에저장된데이터를결정하는과정을포함하되, 상기상쇄는, 상기선택된셀의비트라인과교차하는워드라인의어레이중 상기선택된셀의워드라인과는다른워드라인에서감지한전류('보상감지전류'; I)를이용하여수행되는것을특징으로한다.
-
公开(公告)号：KR101819756B1
公开(公告)日：2018-02-28
申请号：KR1020120013423
申请日：2012-02-09
Applicant: 서울대학교산학협력단
IPC: H01L27/108 , H01L21/8242
Abstract: 본발명은반도체소자용캐패시터및 이의제조방법에관한것이다. 본발명의일 실시예에따르면, 제 1 전극; 상기제 1 전극상의알루미늄도핑된제 1 티타늄산화막; 상기제 1 티타늄산화막상의제 2 티타늄산화막; 및상기티타늄산화막상의제 2 전극을포함하는캐패시터가제공될수 있다.
Abstract translation: 本发明涉及一种用于半导体器件的电容器及其制造方法。 根据本发明的实施例，提供了一种液晶显示器，包括：第一电极; 在第一电极上的铝掺杂的第一氧化钛膜; 在第一氧化钛膜上的第二氧化钛膜; 以及在氧化钛膜上包含第二电极的电容器。
-
公开(公告)号：KR20180001025A
公开(公告)日：2018-01-04
申请号：KR20160079540
申请日：2016-06-24
Applicant: 서울대학교산학협력단
CPC classification number: G11C13/004 , G11C13/0026 , G11C13/0028 , H01L45/1253
Abstract: 본발명은크로스바저항메모리와그 읽기방법에있어서, 저장된데이터를읽기위하여선택된셀의비트라인에서감지하는전류('주감지전류'; I)에포함된스닉전류의영향을상쇄시킨후 상기선택된셀에저장된데이터를결정하는과정을포함하되, 상기상쇄는, 상기선택된셀의비트라인과교차하는워드라인의어레이중 상기선택된셀의워드라인과는다른워드라인에서감지한전류('보상감지전류'; I)를이용하여수행되는것을특징으로한다.
Abstract translation: 本发明涉及一种交叉线电阻存储器和一种读取交叉线电阻存储器的方法以及一种读取交叉线电阻存储器的方法， 其中，所述偏移量是基于在与所选单元的位线交叉的字线阵列当中的与所选单元的字线不同的字线中感测到的电流来确定的， ; I）。
-
Patent Agency Ranking
公开(公告)号：KR101735146B1
公开(公告)日：2017-05-24
申请号：KR1020130039522
申请日：2013-04-10
Applicant: 서울대학교산학협력단
IPC: H01L21/8247 , H01L27/115
Abstract: 본발명의실시예들은 3차원비휘발성메모리장치및 이의제조방법에관한것이다. 일실시예에따른 3차원비휘발성메모리장치는, 서로평행하게이격된복수의도전성라인들; 상기복수의도전성라인들을가로지르면서서로평행하게이격된복수의도전성평판들; 및상기복수의도전성라인들과상기복수의도전성평판들의교차영역들사이에각각배치되는비휘발성정보저장막패턴을포함한다.
Abstract translation: 本发明的实施例涉及一种三维非易失性存储器件及其制造方法。 根据一个实施例的三维非易失性存储器件包括彼此平行间隔开的多条导线; 跨多条导线彼此平行间隔开的多个导电平板; 并且非易失性信息存储膜图案分别设置在多个导电线和多个导电板的交叉区域之间。
-
公开(公告)号：KR1020160019749A
公开(公告)日：2016-02-22
申请号：KR1020140104469
申请日：2014-08-12
Applicant: 서울대학교산학협력단
IPC: H01L21/66
CPC classification number: H01L22/34
Abstract: 본발명은반도체소자의제조장치내에서수행되는반복적인공정들의진행모니터링방법및 모니터링시스템에관한것이다. 본발명의일 실시예는, 반도체소자의제조장치에장착되어있는하나이상의센서들에의해상기반복적인공정들중 정상적으로수행된기준공정으로부터제 1 중간신호를수신하여기준패턴을정의하는단계; 상기기준공정이후의동일후 공정으로부터상기하나이상의센서에의해실시간으로제 2 중간신호를수신하여피분석패턴을정의하는단계; 및상기기준패턴과상기피분석패턴을비교하여, 상기동일후 공정의이상유무를판정하는단계를포함하는공정진행모니터링방법을포함한다.
Abstract translation: 本发明涉及一种用于监视由半导体器件制造装置执行的重复处理的方法和使用该方法的监视系统。 根据本发明的实施例包括以下步骤：通过安装在用于制造半导体器件的装置中的至少一个传感器从所述重复处理中接收来自正常执行的参考过程的第一中间信号来定义参考图案; 通过所述至少一个传感器从参考过程之后的相同后处理中实时接收第二中间信号来定义目标分析模式; 并且比较参考图案和目标分析图案以确定在相同的后期处理中是否存在错误。
-
公开(公告)号：KR101455003B1
公开(公告)日：2014-11-03
申请号：KR1020130085906
申请日：2013-07-22
Applicant: 서울대학교산학협력단
IPC: H01L27/108 , H01L21/8242
Abstract: 커패시터 소자의 전기적 특성을 향상시키기 위해서 본 발명의 실시 에에 따른 커패시터 소자는 반도체 물질로 이루어진 기판, 상기 기판 상에 배치되는 제 1 전극, 상기 제 1 전극 상에 배치되며, 절연 물질로 이루어진 산화물층, 상기 산화물층 중 일영역에 알루미늄(Al)이 도핑(doping)된 차단층; 및 상기 산화물층 상에 배치되며, 금속 물질로 이루어진 제 2 전극을 포함할 수 있다.
Abstract translation: 根据本发明实施例的用于改善电容器装置的电性能的电容器装置包括由半导体材料构成的衬底; 布置在所述基板上的第一电极; 氧化物层，其被布置在第一电极上并且由绝缘材料构成; 截止层，其形成在氧化物层的一部分上并掺杂有Al; 以及设置在氧化物层上并由金属材料构成的第二电极。
-
公开(公告)号：KR101428017B1
公开(公告)日：2014-08-11
申请号：KR1020120147637
申请日：2012-12-17
Applicant: 서울대학교산학협력단
IPC: H01L21/8242 , H01L27/108
Abstract: 본 발명은 SrRuO
3 전극의 제조 방법, 캐패시터의 제조 방법, 및 반도체 소자에 관한 것이다. 본 발명의 일 실시예에 따르면, 챔버 내에서 기판 상에 SrO 막을 형성하는 원자층증착 서브 싸이클을 m 회(m 은 1 이상의 정수임) 수행하는 제 1 단계; 및 상기 챔버와 동일 챔버 내에서, 상기 제 1 단계와 교번하여 상기 기판 상에 RuO
2 막을 형성하는 화학기상증착 서브 싸이클을 n 회(n은 1 이상의 정수임) 수행하는 제 2 단계를 포함하는 슈퍼 싸이클을 적어도 l 회 이상 반복하는 SrRuO
3 막의 제조 방법이 제공된다.-
公开(公告)号：KR101297088B1
公开(公告)日：2013-08-16
申请号：KR1020110061665
申请日：2011-06-24
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
Abstract: 본 발명의 실시예들은 3차원 비휘발성 메모리 장치 및 이의 제조 방법에 관한 것이다. 일 실시예에 따른 비휘발성 메모리 장치는, 기판 상에서 수직 방향으로 적층된 복수의 도전성 라인들을 포함하고, 서로 이격 배치되는 배선 스택들; 상기 배선 스택들의 측벽 상에 형성되고, 상기 복수의 도전성 라인들과 전기적으로 연결되는 정보 기록막; 상기 복수의 도전성 라인들과의 사이에 상기 정보 기록막을 협지하면서 상기 복수의 도전성 라인들을 가로질러 연장되고, 상기 복수의 도전성 라인들과 교차하는 영역들에 상기 정보 기록막의 적어도 일부분을 포함하는 비휘발성 메모리 셀들이 정의되는 채널막들; 및 상기 채널막들에 각각 접하는 게이트 절연막, 및 상기 게이트 절연막 상에 형성되어 각 채널막들의 전기적 전도도를 제어함으로써, 상기 비휘발성 메모리 셀들과 상기 각 채널막 사이의 전기적 연결을 제어하는 게이트 전극을 갖는 제어 게이트 구조들을 포함할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.033 seconds)
