-
公开(公告)号：KR1019940010147B1
公开(公告)日：1994-10-22
申请号：KR1019910006689
申请日：1991-04-25
Applicant: 한국전자통신연구원
IPC: H01L21/00
Abstract: The cracker cell for compound semiconductor epitaxy thin films includes a gas injection tube (9) and a thermal insulation reflector (10). The cell can dissociate the hydride gas with a high efficiency and with a low gas leakage and outgassings, by use of a gas injection tube made of stainless steel, a ceramic tube made of alumina, and a baffle and a thermal insulation reflector made of tantalum (Ta). It consists of a gas injection flange section (3) with a ceramic (7) and a stainless steel tube (14), a gas dissociation section (4) with baffle (17), and an electrical feedthrough flange section (2) with Cu wire (5) connecting lead wires of thermocouple (8) and lead wires (16) of heating filament (6).
Abstract translation: 用于化合物半导体外延薄膜的裂解器单元包括气体注入管（9）和绝热反射器（10）。 电池可以通过使用由不锈钢制成的气体注入管，由氧化铝制成的陶瓷管和挡板以及由钽制成的隔热反射器，以高效率和低气体泄漏和脱气的方式解离氢化物气体 （TA）。 它由具有陶瓷（7）和不锈钢管（14）的气体注入法兰部分（3），带有挡板（17）的气体解离部分（4）和具有铜的电馈通凸缘部分 电线（5）连接热电偶（8）的引线和加热丝（6）的引线（16）。
-
-
公开(公告)号：KR100907254B1
公开(公告)日：2009-07-10
申请号：KR1020070087345
申请日：2007-08-30
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명에 따른 IEEE 1149.1 규격의 TAP 제어기로부터 생성되는 래퍼 제어 신호(WSC)에 따라 테스트되는 시스템-온-칩은, 하나 이상의 코어 구동 클록을 제공하는 코어 클록 생성 회로; 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 테스트 동작을 수행하기 위한 입력 경계 레지스터, 출력 경계 레지스터 및 스캔 체인을 갖는 IEEE 1500 규격의 하나 이상의 IP 코어를 포함하되, 내부 지연고장 테스트 동작시, 상기 IP 코어는 상기 래퍼 제어 신호(WSC)와 상기 코어 구동 클록에 응답하여 입력 경계 레지스터와 상기 스캔 체인과 출력 경계 레지스터들이 직렬로 연결되도록 제어하고, 상기 스캔 체인으로는 클록 게이팅 방식으로 생성된 앳-스피드 테스트 클록을 제공하는 래퍼 제어 블록을 포함한다.
상술한 구성을 통하여 본 발명의 시스템 온 칩은 IEEE 1149.1 TAP 제어기를 통해서 각 IP 코어들의 내부 지연고장 테스트를 효율적으로 수행할 수 있어 저비용 및 고효율의 시스템 온 칩을 구현할 수 있다.
IEEE 1149.1, TAP 제어기, IEEE P1500, 내부 지연 고장 테스트, At-speed test-
公开(公告)号：KR1020090050614A
公开(公告)日：2009-05-20
申请号：KR1020070117170
申请日：2007-11-16
IPC: H01L21/20
Abstract: P형의 전기적 특성을 갖는 아연산화물 반도체 제조방법은 기판에 버퍼층을 형성하는 단계와, 버퍼층의 상부에 도판트를 첨가한 아연산화물 박막을 형성하는 단계 및 아연산화물 박막에 엑시머 레이저 처리하는 단계를 포함한다. 따라서, 절연체의 전기적 특성 또는 n형의 전기적 특성을 가지는 아연산화물 박막을 엑시머 레이저(excimer laser)를 이용하여 표면을 처리함으로써 수소의 농도를 감소시키고, p형의 전기적 특성을 가지는 아연산화물 박막으로 용이하게 전환시킬 수 있다.
아연산화물 반도체, 엑시머 레이저, p형 반도체-
公开(公告)号：KR100227789B1
公开(公告)日：1999-11-01
申请号：KR1019960065733
申请日：1996-12-14
Applicant: 한국전자통신연구원
IPC: G01R31/28
Abstract: 메모리 테스트는 고가의 테스트 장비를 이용하여 수십 종류의 고장 모델 점검 및 진단을 목표로 하는 방법과 사용중 발생하는 간헐오류 등을 실시간으로 점검하기 위한 빌트-인 셀프 테스트(Built-In Self Test) 기술로 구분할 수 있다. 테스트 장비에서 결정적인(deterministic) 테스트 패턴 생성에 의한 방법은 목표한 몇 가지 고장만을 점검할 수 있을 뿐 지연 고장등을 실속도로 점검하는 데에 어려움이 있다.
따라서, 본 발명에서는 기존의 논리회로용 테스트를 위하여 널리 사용되는 가중 랜덤 패턴 생성기(WRPG : Weighted Random Pattern Generator)를 개선하여 신호지연을 포함한 다양한 종류의 고장을 실속도로 단시간에 점검할 수 있는 메모리 테스트 패턴 생성기에 관해 개시된다.-
Patent Agency Ranking
公开(公告)号：KR100155535B1
公开(公告)日：1998-12-01
申请号：KR1019950028613
申请日：1995-09-01
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 화합물 반도체의 결정 성장방법에 관한 것으로서, (100)면의 GaAs반도체기판에 습식 식각에 의해 경사면이 (100)면과 55˚이 경사각을 이루는 (111)면을 갖는 V자 홈(15)을 형성하고, 재차, 상기반도체기판을 염산용액과 H
2 SO
4 : H
2 O
2 : H
2 O =20:1:1용액에 의해 경사면을 55˚보다 낮은 경사각, 예를들면, 48~53˚의 경사각을 갖는 비(非)-(111)면이 되도록 식각한후 빈도체기판의 상부에너지의 대역폭이 큰 장벽층과 작은 활성층으로 이루어진 쌍이 다수 개로 이루어지는 양자구조를 형성하도록 결정 성장한다.
이때, 장벽층과 활성층은 에너지가 낮은 가장 안정한 면을 이루면서 성장하므로 V자 홈 비-(111)면을 이루는 경사면에서 장벽층과 활성층은 (111)면을 이루는 방향으로 성장되고, 경사면을 이루는 비-(111)면과 성장면인 (111)면의 경계에서 장벽층과 활성층이 성장되지 않거나 성장 속도가 늦어 상기활성층은 V자 홈의 바닥에 형성되는 것과 경사면에 형성되는 것이 서로 분리된다. 따라서, V자 홈의 바닥에 형성되는 할성층의 폭을 한정하여 양자 세선 또는 양자점의 구조를 용이하게 이룰 수 있다.-
公开(公告)号：KR100119906B1
公开(公告)日：1997-10-17
申请号：KR1019930029092
申请日：1993-12-22
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: A forming method of epitaxial layers having a fine line-width and a thickness of atomic layer without using an etching process. The method comprises the steps of: forming a molecular layer(20) containing a first atom and a second atom on a semiconductor substrate(10); decomposing the molecular layer(20) into the first and second atom; and performing adsorption the decomposed first atom made of silicon atom on the surface of the substrate(10) after removing the decomposed second atom. Thereby, it is possible to control the thickness and the line-width of the epitaxial layer to atomic unit.
Abstract translation: 不使用蚀刻工艺的具有细线宽度和原子层厚度的外延层的形成方法。 该方法包括以下步骤：在半导体衬底（10）上形成含有第一原子和第二原子的分子层（20）; 将分子层（20）分解成第一和第二原子; 并且在除去分解的第二原子之后，在基板（10）的表面上进行由硅原子分解的第一原子进行吸附。 由此，可以将外延层的厚度和线宽控制为原子单位。
-
公开(公告)号：KR1019970009860B1
公开(公告)日：1997-06-18
申请号：KR1019930028672
申请日：1993-12-20
Applicant: 한국전자통신연구원
IPC: H01L21/302
Abstract: This invention relates to a method of etching an ultramicroscopic semiconductor device of atom scale by the use of a scanning tunneling microscope (STM). This method includes the steps of applying a chemical material for surface stabilization on a semiconductor (1)'s surface; creating a chemical reaction between an atomic layer (1a) and the chemical material, applying a given pulse voltage to a probe (2) of the STM approaching the semiconductor's surface (3) to be etched, and etching the surface (3)'s surface atomic layer.
Abstract translation: 本发明涉及通过使用扫描隧道显微镜（STM）蚀刻原子尺度的超微型半导体器件的方法。 该方法包括在半导体（1）的表面上施加用于表面稳定化的化学材料的步骤; 在原子层（1a）和化学材料之间产生化学反应，向接近要蚀刻的半导体表面（3）的STM的探针（2）施加给定的脉冲电压，并蚀刻表面（3） 表面原子层。
-
公开(公告)号：KR1019970017974A
公开(公告)日：1997-04-30
申请号：KR1019950028613
申请日：1995-09-01
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 본 발명은 화합물 반도체의 결정 성장방법에 관한 것으로서, (100)면의 GaAs 반도체기판에 습식 식각에 의해 경사면이 (100)면과 55。의 경사각을 이루는 (111)면을 갖는 V자 홈(15)을 형성하고, 재차, 상기 반도체기판을 염산용액과 H
2 SO
4 ;H
2 O
2 =20 : 1 : 1용액에 의해 경사면을 55。보다 낮은 경사각, 예를 들면, 48∼53。의 경사각을 갖는 비(非)-(111)면이 되도록 식각한 후 반도체기판의 상부에 에너지 대역 폭이 큰 장벽층과 작은 활성층으로 이루어진 쌍이 다수 개로 이루어지는 양자 구조를 형성하도록 결정 성장한다.
이때, 장벽층과 활성층은 에너지가 낮은 가장 안정한 면을 이루면서 상장하므로 V자 홈 비-(111)면을 이루는 경사면에서 장벽층과 활성층은 (111)면을 이루는 방향으로 성장되고, 경사면을 이루는 비-(111)면과 성장면인 (111)면의 경계에서 장벽층과 활성층이 성장되지 않거나 성장 속도가 늦어 상기 활성층은 V자 홈의 바닥에 형성되는 것과 경사면에 형성되는 것이 서로 분리된다.
따라서, V자 홈의 바닥에 형성되는 활성층의 폭을 한정하여 양자 세선 또는 양자점의 구조를 용이하게 이를 수 있다. -
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.028 seconds)
