-
公开(公告)号：KR1019920009452B1
公开(公告)日：1992-10-16
申请号：KR1019900021868
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: The circuit is for transmitting 64 bit data using 32 bit microprocessor to improve the efficiency of buses and the speed of operation. It includes a 32-bit microprocessor (1) for transmitting and receiving data by 32 bits to and from a data bus (DATA BUS) through a bus (2), a control register (3) for generating a 64 bit signal (64TR) according to the 1 bit signal from the the microprocessor (1), an address decoder (4), a local memory controller (5) for generating data acknowledge signal (LMDTACK), and local memory section (6) composed of two banks (Bank0,Bank1).
Abstract translation: 该电路用于使用32位微处理器传输64位数据，以提高总线的效率和运行速度。 它包括一个32位微处理器（1），用于通过总线（2）向数据总线（DATA BUS）发送和从数据总线（DATA BUS）发送和接收数据，用于产生64位信号（64TR）的控制寄存器（3） 根据来自微处理器（1）的1位信号，地址解码器（4），用于产生数据确认信号（LMDTACK）的本地存储器控制器（5）和由两个存储体组成的本地存储器部分（6） ，Bank1的）。
-
-
-
-
公开(公告)号：KR100276692B1
公开(公告)日：2001-02-01
申请号：KR1019980044409
申请日：1998-10-22
Applicant: 한국전자통신연구원
IPC: H01L21/768
Abstract: 본 발명은 반도체 및 인쇄 회로 기판의 채널 배선에서 수평 잠재 중첩표와 네트 상하 관계표를 이용한 채널 배선 방법에 관한 것이다.
본 발명은 채널 배선 해답을 표현하는 후보 해답을 엔코딩하는 단계와, 입력된 네트 데이터로부터 수평 잠재 중첩표와 네트 상하 관계표를 작성하는 단계와, 후보 해답을 작성하는 단계와, 후보 해답내에서 서로 다른 모든 네트들에 대해 수평 잠재 중첩표와 네트 상하 관계표를 사용하여 수평 중첩 및 수직 중첩을 탐지하는 단계와, 수평 중첩 또는 수직 중첩이 없는 후보 해답을 찾을 때까지 후보 해답을 발생시켜 채널 배선의 해답을 찾는 단계로 이루어진다.
본 발명은 일반적인 컴퓨터 시스템의 프로그램으로 구현되며, 컴퓨터 연산 시간을 크게 단축시킬 수 있다.-
Patent Agency Ranking
-
37.发明授权
公开(公告)号：KR1019970002409B1
公开(公告)日：1997-03-05
申请号：KR1019940007850
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: A locking control method and a device in a system control module control an operation of a system bus when a locking operation simultaneously occurs about the same area, prevent a successive system bus usage of another module of checking a locking status, thereby reducing a bus traffic caused by a locking operation. The locking control device includes: a status controller(21); address saver(21) for latching address signal(29) on a system address buffer(26) and saving it; byte enable saver(19) for latching a byte enable signal(30) and saving it; a compare logic(20) for comparing the signals(31,32) stored in the address saver(18) and the byte enable saver(19) with the address signal(29) and the byte enable signal(30); and LCR driver(22) for driving out_lcr signal on the system status bus(28).
Abstract translation: 锁定控制方法和系统控制模块中的装置在同时发生锁定操作时控制系统总线的操作，防止连续的系统总线使用其他模块检查锁定状态，从而减少总线流量 由锁定操作引起。 锁定控制装置包括：状态控制器（21）; 地址保护器（21），用于在系统地址缓冲器（26）上锁存地址信号（29）并保存; 字节使能保护器（19），用于锁存字节使能信号（30）并保存; 用于将存储在地址保护器（18）中的信号（31,32）和字节使能保护器（19）与地址信号（29）和字节使能信号（30）进行比较的比较逻辑（20）; 和用于驱动系统状态总线（28）上的out_lcr信号的LCR驱动器（22）。
-
-
-
-
-
-
-
Search Results
47
records
(took 0.02 seconds)
