Abstract:
PURPOSE: A multi-stage dual successive approximation register analog to digital converter and an analog to digital conversion method are provided to reduce the chip acre by sharing a voltage amplifier. CONSTITUTION: A multi-stage dual SAR to ADC(400) comprises a third SAR ADC shift(430) changed into the digital signal of the first and second SAR ADC shifts(410,420) and the m bit changing the analog input voltage into the digital signal of the n bit. First and second residual voltage amplifiers(440,450) are connected between SAR ADC shifts. First and second residual voltage amplifiers amplify the output voltage of each SAR ADC shift. Each SAR ADC shift has the parallel construct of SAR ADCs of two in order to independently process the analog input voltage.
Abstract:
본 발명은 정착시간 최소화를 위한 스위치드-캐패시터 구조의 이득 증폭기에 관한 것으로, 입력신호를 샘플링하는 제 1 클럭 동안 입력단에 입력 캐패시터가 연결되도록 하여, 상기 입력 캐패시터에 의해 증폭기 출력단을 0이 아닌 예상 출력전압값으로 미리 리셋함으로써, 증폭모드시 증폭기의 출력단이 원하는 값으로 정착하기 위하여 조금만 움직여도 되므로, 슬루잉 시간을 감소시킬 수 있으며, 이에 따라 전체 정착시간 및 전력소모를 최소화할 수 있는 것을 특징으로 한다. 스위치드-캐패시터, 2단 증폭기, 아날로그 프런트-엔드, AFE, 정착시간, settling time
Abstract:
본 발명은 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기에 관한 것으로, 입력된 아날로그 전압을 샘플링 및 홀딩하여 입력 전압의 샘플링 오차를 제거하는 SHA; 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 1 내지 K (K≥2인 정수) 스테이지의 N(N≥1인 정수)-비트 플래시 ADC(Analog-to-Digital Converter); 상기 N-비트 플래시 ADC로부터 출력되는 디지털 신호와 이전 스테이지의 출력신호의 차이를 다시 아날로그 신호로 변환하여 출력하는 제 1 내지 K 스테이지의 N-비트 MDAC(Multiplying Digital-to-Analog Converter); 제 1 클럭에서 상기 제 1 스테이지의 N-비트 MDAC의 출력에 연결되고 제 2 클럭에서 상기 SHA의 출력에 연결되는 3단 증폭기를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 멀티-비트 파이프라인 ADC에 있어서 전력 소모가 많은 SHA와 제 1 스테이지의 MDAC간에 증폭기를 공유하는 것이 가능하게 되며, 이에 따라 전력 소모를 최소화하고 칩 면적을 감소시킬 수 있는 효과가 있다. 파이프라인, 아날로그-디지털 변환기, ADC, 증폭기, 공유, SHA, MDAC
Abstract:
본 발명은 연속 근사 레지스터 아날로그 디지털 컨버터에 관한 것으로 본 발명에 따른 연속 근사 레지스터 아날로그 디지털 컨버터는 제 1 및 제 2 레벨 전압들을 생성하여 출력하는 제 1 및 제 2 캐패시터 어레이들; 제 1 및 제 2 레벨 전압들을 비교하여 비교 신호를 출력하는 비교기; 비교 신호를 기반으로 디지털 신호를 생성하는 SAR 로직; 및 제 1 아날로그 입력 전압 및 공통모드 전압을 비교하여 제 1 아날로그 입력 전압 및 상기 공통모드 전압 중 어느 하나를 상기 제 1 및 제 2 캐패시터 어레이들의 상판들로 공급하는 가변 공통모드 선택기를 포함한다.
Abstract:
본 발명에 따른 리드아웃 회로부는 복수의 센서들로부터 감지되는 센싱 신호들을 수신하여, 전압 형태의 신호로서 각각 변환하는 센서 신호 처리부, 상기 변환된 전압 신호들을 디지털 신호로써 각각 변환하는 신호 변환부, 상기 변환된 각 디지털 신호에 응답하여 최종 디지털 신호를 출력하며, 스위칭 제어 신호를 출력하는 디지털 신호 처리부, 상기 신호 변환부 및 상기 디지털 신호 처리부를 동작하기 위한 내부 전압, 그리고 상기 센서 신호 처리부를 동작하기 위한 기준 센싱 전압을 생성하는 전원부, 상기 스위칭 제어 신호에 응답하여 동작하는 스위치부를 포함하되, 상기 스위치부는 상기 복수의 센서들 각각에 대응하는 스위치들을 포함하고, 상기 스위치들의 동작시간에 응답하여, 각 센서에 인가되는 전류량이 조절된다.