다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
    31.
    发明公开
    다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 无效
    多级双继续近似寄存器模拟数字转换器和模拟数字转换方法

    公开(公告)号:KR1020100073009A

    公开(公告)日:2010-07-01

    申请号:KR1020080131583

    申请日:2008-12-22

    CPC classification number: H03M1/164 H03M1/1215 H03M1/468 H03M1/804

    Abstract: PURPOSE: A multi-stage dual successive approximation register analog to digital converter and an analog to digital conversion method are provided to reduce the chip acre by sharing a voltage amplifier. CONSTITUTION: A multi-stage dual SAR to ADC(400) comprises a third SAR ADC shift(430) changed into the digital signal of the first and second SAR ADC shifts(410,420) and the m bit changing the analog input voltage into the digital signal of the n bit. First and second residual voltage amplifiers(440,450) are connected between SAR ADC shifts. First and second residual voltage amplifiers amplify the output voltage of each SAR ADC shift. Each SAR ADC shift has the parallel construct of SAR ADCs of two in order to independently process the analog input voltage.

    Abstract translation: 目的:提供多级双逐次逼近寄存器模数转换器和模数转换方法,以通过共享电压放大器来减少芯片英亩。 构成:多级双SAR至ADC(400)包括第三SAR ADC移位(430)转换为第一和第二SAR ADC移位(410,420)的数字信号,m位将模拟输入电压更改为数字 n位的信号。 第一和第二剩余电压放大器(440,450)连接在SAR ADC移位之间。 第一和第二残余电压放大器放大每个SAR ADC移位的输出电压。 每个SAR ADC移位具有两个SAR ADC的并联结构,以便独立处理模拟输入电压。

    정착시간 최소화를 위한 스위치드-캐패시터 구조의 이득증폭기
    32.
    发明授权
    정착시간 최소화를 위한 스위치드-캐패시터 구조의 이득증폭기 失效
    开关电容结构的增益放大器,用于建立时间最小化

    公开(公告)号:KR100937437B1

    公开(公告)日:2010-01-19

    申请号:KR1020070100004

    申请日:2007-10-04

    CPC classification number: H03F3/005

    Abstract: 본 발명은 정착시간 최소화를 위한 스위치드-캐패시터 구조의 이득 증폭기에 관한 것으로, 입력신호를 샘플링하는 제 1 클럭 동안 입력단에 입력 캐패시터가 연결되도록 하여, 상기 입력 캐패시터에 의해 증폭기 출력단을 0이 아닌 예상 출력전압값으로 미리 리셋함으로써, 증폭모드시 증폭기의 출력단이 원하는 값으로 정착하기 위하여 조금만 움직여도 되므로, 슬루잉 시간을 감소시킬 수 있으며, 이에 따라 전체 정착시간 및 전력소모를 최소화할 수 있는 것을 특징으로 한다.
    스위치드-캐패시터, 2단 증폭기, 아날로그 프런트-엔드, AFE, 정착시간, settling time

    증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기
    33.
    发明授权
    증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기 有权
    具有放大器共享结构的多位流水线模数转换器

    公开(公告)号:KR100827268B1

    公开(公告)日:2008-05-07

    申请号:KR1020060089083

    申请日:2006-09-14

    CPC classification number: H03M1/1225 H03M1/168

    Abstract: 본 발명은 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기에 관한 것으로, 입력된 아날로그 전압을 샘플링 및 홀딩하여 입력 전압의 샘플링 오차를 제거하는 SHA; 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 1 내지 K (K≥2인 정수) 스테이지의 N(N≥1인 정수)-비트 플래시 ADC(Analog-to-Digital Converter); 상기 N-비트 플래시 ADC로부터 출력되는 디지털 신호와 이전 스테이지의 출력신호의 차이를 다시 아날로그 신호로 변환하여 출력하는 제 1 내지 K 스테이지의 N-비트 MDAC(Multiplying Digital-to-Analog Converter); 제 1 클럭에서 상기 제 1 스테이지의 N-비트 MDAC의 출력에 연결되고 제 2 클럭에서 상기 SHA의 출력에 연결되는 3단 증폭기를 포함하는 것을 특징으로 한다.
    본 발명에 따르면, 멀티-비트 파이프라인 ADC에 있어서 전력 소모가 많은 SHA와 제 1 스테이지의 MDAC간에 증폭기를 공유하는 것이 가능하게 되며, 이에 따라 전력 소모를 최소화하고 칩 면적을 감소시킬 수 있는 효과가 있다.
    파이프라인, 아날로그-디지털 변환기, ADC, 증폭기, 공유, SHA, MDAC

    연속 근사 레지스터 아날로그 디지털 컨버터

    公开(公告)号:KR101927272B1

    公开(公告)日:2018-12-11

    申请号:KR1020120108120

    申请日:2012-09-27

    Abstract: 본 발명은 연속 근사 레지스터 아날로그 디지털 컨버터에 관한 것으로 본 발명에 따른 연속 근사 레지스터 아날로그 디지털 컨버터는 제 1 및 제 2 레벨 전압들을 생성하여 출력하는 제 1 및 제 2 캐패시터 어레이들; 제 1 및 제 2 레벨 전압들을 비교하여 비교 신호를 출력하는 비교기; 비교 신호를 기반으로 디지털 신호를 생성하는 SAR 로직; 및 제 1 아날로그 입력 전압 및 공통모드 전압을 비교하여 제 1 아날로그 입력 전압 및 상기 공통모드 전압 중 어느 하나를 상기 제 1 및 제 2 캐패시터 어레이들의 상판들로 공급하는 가변 공통모드 선택기를 포함한다.

    멀티플라이어 및 다중 입력 증폭기를 포함하는 전류-전압 변환 증폭 회로
    36.
    发明公开
    멀티플라이어 및 다중 입력 증폭기를 포함하는 전류-전압 변환 증폭 회로 审中-实审
    电流转换放大器电路,包括多路和多路输入放大器

    公开(公告)号:KR1020150139089A

    公开(公告)日:2015-12-11

    申请号:KR1020140066879

    申请日:2014-06-02

    Abstract: 전류-전압변환증폭회로는, 광을수신하여광량에비례한전류신호를생성하는복수의수광소자들, 전류신호를증폭하고, 증폭된전류신호를제1 전압신호로변환하고, 증폭된전류신호를출력하거나, 변환된제1 전압신호를출력하는복수의멀티플라이어들, 복수의멀티플라이어들의출력값들및 오프셋전압을수신하여증폭하는과정을통해제1 및제2 출력전압쌍을출력하는복수의다중입력증폭기들, 복수의다중입력증폭기들에서출력된제1 및제2 출력전압쌍들중, 하나의제1 및제2 출력전압을선택및 출력하는다중화부, 및다중화부로부터출력되는제1 및제2 출력전압들의차이값을디지털신호로변환및 변환된디지털신호를출력하는신호변환부를포함한다.

    Abstract translation: 电流 - 电压转换放大电路包括:多个光接收装置,其与接收到的光的量成比例地接收光并产生电流信号; 放大电流信号的多个乘法器将放大的电流信号转换为第一电压信号,并输出放大的电流信号或从放大的电流信号转换的第一电压信号; 多个多输入放大器,其通过接收和放大偏移电压和乘法器的输出值的过程来输出第一和第二输出电压信号对; 复用单元,其选择并输出从多输入放大器输出的第一和第二输出电压信号对之一; 以及信号转换单元,其转换从多路复用单元输出的第一和第二输出电压之间的差,并输出转换的数字信号。

    커패시터형 센서 리드아웃 회로
    37.
    发明公开
    커패시터형 센서 리드아웃 회로 无效
    传感器读出集成电路类型的集成电路

    公开(公告)号:KR1020150054214A

    公开(公告)日:2015-05-20

    申请号:KR1020130136382

    申请日:2013-11-11

    Abstract: 본발명은커패시터형센서리드아웃회로에관한것이다. 본발명의커패시터형센서리드아웃회로는센서로부터입력된센서신호를출력하는신호변환부, 바이어스전압을생성하는전압부스터, 및센서신호를피드백받아바이어스전압에혼합하여출력하는커패시터형신호커플링회로를포함한다.

    Abstract translation: 提供一种电容式传感器读出电路,以提高信噪比,提高信号放大性能,并实现低功率电容式小传感器读出电路,包括:信号转换 输出从传感器输入的传感器信号的单元; 产生偏置电压的升压器; 以及接收传感器信号反馈的电容器类型的信号耦合电路,将其与偏置电压混合并输出。

    동작 인식 장치, 그것의 동작 방법 및 그것을 포함하는 동작 인식 시스템
    38.
    发明公开
    동작 인식 장치, 그것의 동작 방법 및 그것을 포함하는 동작 인식 시스템 审中-实审
    运动识别装置及其操作方法及其运动识别系统

    公开(公告)号:KR1020150050038A

    公开(公告)日:2015-05-08

    申请号:KR1020130131365

    申请日:2013-10-31

    CPC classification number: G06F3/01 G06F3/017 G06F3/0346

    Abstract: 본발명은사용자의손동작을인식하는동작인식장치에관한것이다. 본발명에따른동작인식장치는대상의움직임을기반으로복수의센서신호들을생성하는센서부; 생성된복수의센서신호들을기반으로특징점을추출하는특징점추출부; 추출된특징점을기반으로학습동작을수행하는학습부; 추출된특징점및 학습부의학습동작의결과정보를저장하는저장부; 학습부의학습동작의결과정보를기반으로기준움직임을설정하는움직임선택부; 및설정된기준움직임및 생성된복수의센서신호들을비교하고, 비교결과를기반으로미리설정된동작을수행하는제어부를포함한다.

    Abstract translation: 运动识别装置技术领域本发明涉及用于识别用户的手运动的运动识别装置。 本发明的运动识别装置包括:传感器单元,用于根据目标的运动生成多个传感器信号; 特征点提取单元,用于基于所生成的传感器信号来提取特征点; 用于基于所提取的特征点执行学习操作的学习单元; 存储单元,用于存储提取的特征点和学习单元的学习操作的结果信息; 选择单元,用于基于学习单元的学习操作的结果信息来设置基础运动; 以及控制单元,用于比较预设的标准运动和所生成的传感器信号,并且基于比较结果执行预设运动。

    센서 신호 처리 장치 및 이를 포함하는 리드아웃 회로부
    39.
    发明公开
    센서 신호 처리 장치 및 이를 포함하는 리드아웃 회로부 审中-实审
    传感器信号处理装置和包含传感器信号处理装置的读出集成电路

    公开(公告)号:KR1020150001386A

    公开(公告)日:2015-01-06

    申请号:KR1020130074535

    申请日:2013-06-27

    CPC classification number: G01D5/24 G01D3/0365

    Abstract: 본 발명에 따른 리드아웃 회로부는 복수의 센서들로부터 감지되는 센싱 신호들을 수신하여, 전압 형태의 신호로서 각각 변환하는 센서 신호 처리부, 상기 변환된 전압 신호들을 디지털 신호로써 각각 변환하는 신호 변환부, 상기 변환된 각 디지털 신호에 응답하여 최종 디지털 신호를 출력하며, 스위칭 제어 신호를 출력하는 디지털 신호 처리부, 상기 신호 변환부 및 상기 디지털 신호 처리부를 동작하기 위한 내부 전압, 그리고 상기 센서 신호 처리부를 동작하기 위한 기준 센싱 전압을 생성하는 전원부, 상기 스위칭 제어 신호에 응답하여 동작하는 스위치부를 포함하되, 상기 스위치부는 상기 복수의 센서들 각각에 대응하는 스위치들을 포함하고, 상기 스위치들의 동작시간에 응답하여, 각 센서에 인가되는 전류량이 조절된다.

    Abstract translation: 提供了能够处理关于多个传感器的输出信号以降低包括传感器信号处理装置的引出电路单元的功耗的传感器信号处理装置。 引出电路单元包括传感器信号处理单元,其接收来自多个传感器的感测信号并将接收到的感测信号转换成电压形式的信号,信号转换单元将转换后的电压信号转换为数字信号,数字信号处理单元输出 响应于每个转换的数字信号并输出​​开关控制信号的最终数字信号,产生用于操作信号转换单元和数字信号处理单元的内部电压的功率单元和用于操作传感器信号处理的参考感测电压 单元和响应于切换控制信号而工作的开关单元,其中开关单元包括分别对应于多个传感器的开关,并且响应于开关的操作时间来调整施加到每个传感器的电流量。

    오프셋 전압 보정 회로
    40.
    发明授权
    오프셋 전압 보정 회로 有权
    用于校准偏置电压的电路

    公开(公告)号:KR101341642B1

    公开(公告)日:2013-12-16

    申请号:KR1020100026365

    申请日:2010-03-24

    Abstract: 오프셋전압보정회로가개시된다. 본발명의일 실시예에따르면, 2 개의비교전압을인가받고, 상기비교전압간의비교결과를출력하는비교기, 상기비교기의출력신호에따라업 카운팅또는다운카운팅된출력신호를출력하는업/다운카운터, 및상기업/다운카운터의출력신호에따라상기비교전압이인가되는노드로부터흐르는전류의양을제어하여상기비교전압의크기를조절하는전류디지털아날로그변환기를포함하는것을특징으로하는오프셋전압보정회로가제공된다.

Patent Agency Ranking