公开(公告)号：KR1020060064505A

公开(公告)日：2006-06-13

申请号：KR1020050078825

申请日：2005-08-26

Applicant: 한국전자통신연구원

Inventor： 최장홍 ,  김성도 ,  유현규

IPC: H03L7/085

CPC classification number: H03L7/089 ,  H03L7/093 ,  H03L2207/06

Abstract: 본 발명은 주파수 합성 장치를 개시한다.
본 발명에 의하면, 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 위상 고정 루프 제어하는 PLL 루프, 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 적응적으로 주파수를 교정하는 AFC 루프 및 출력되는 신호의 주파수를 소정의 비율에 따라 분주한 주파수가 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 AFC 루프만 동작하게 하고, 분주한 주파수가 기준 주파수에 소정의 범위 내에 접근하면 AFC 루프의 동작을 중지시키고 PLL 루프만 동작하도록 제어하는 락 검출부를 포함하여, 전하펌프의 출력 DC 전위를 전하펌프의 전류원의 DC 전류의 오차가 최소화된 영역에서 동작하도록 하여 종래에 비해 주파수 순도 특성을 개선하는 효과가 있으며, 또한 PLL 루프의 위상 마진을 확보하기 위해서는 전압제어 발진기의 이득이 일정해야 되는데, 본 발명을 이용하여 전압제어발진기의 이득이 비교적 일정해지는 효과를 제공한다.

公开(公告)号：KR100528145B1

公开(公告)日：2005-11-15

申请号：KR1020020081680

申请日：2002-12-20

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  윤용식 ,  최장홍 ,  박문양 ,  유현규

IPC: H03L7/097

Abstract: 본 발명은 전압제어발전기가 내장되어 저전력을 구현하면서도 다중밴드 시스템에 적합한 주파수 합성기를 제공하기 위한 것이다.
본 발명의 다중밴드용 주파수 합성기는 주파수/위상 검출기, 전하펌프 회로, 저역통과필터, 전압제어발진기, 밴드선택용 나누기 회로, 채널선택용 나누기 회로를 포함한다.
밴드선택용 나누기회로는 전압제어 발진기의 전압제어 주파수를 밴드 선택비로 나누어 원하는 밴드 주파수를 출력하고, 채널선택용 나누기 회로는 밴드 선택용 나누기 회로로부터 출력되는 밴드 주파수를 채널 선택비로 나누어 주파수/위상 검출기에 입력되는 피드백 주파수를 생성한다.

公开(公告)号：KR100507522B1

公开(公告)日：2005-08-17

申请号：KR1020020081679

申请日：2002-12-20

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  윤용식 ,  최장홍 ,  박문양 ,  유현규

IPC: H03L7/08

Abstract: 본 발명은 주파수/위상 검출기의 리셋을 위한 지연신호에 삽입되는 지연시간을 최소화하기 위해, 제작 공정이나 온도 등 여러 가지 변화 조건에 따라 주파수/위상 검출기와 전하펌프 회로의 전달 지연 시간이나 전류 스위칭 시점 등의 변화를 정확히 예측하여 주파수/위상 검출기의 리셋을 위한 지연신호에 삽입되는 지연 시간을 반영한다. 본 발명의 따른 주파수 합성기는 기준 주파수와 전압제어발진기로부터 피드백되어 입력되는 제1 주파수를 수신하여, 기준 주파수와 제1 주파수에 대응하여 제1 제어신호 및 제2 제어신호를 출력하는 주파수/위상 검출기; 주파수/위상 검출기로부터 출력되는 제1 제어신호 및 제2 제어신호에 응답하여, 저역통과필터로 들어가는 제1 전류와 저역통과필터로부터 나오는 제2 전류를 출력하는 전하펌프 회로; 및 전하펌프 회로의 제1 전류와 제2 전류가 동시에 흐르는 시점을 검출하고, 검출된 시점에 주파수/위상 검출기를 리셋시키기 위한 지연신호를 주파수/위상검출기에 출력하는 전류검출기를 포함하며, 상기 전하펌프 회로는, 제1 전류 및 제2 전류를 흐르게 하는 전류 셀; 및 전류 셀에 흐르는 제1 전류와 제2 전류를 복제한 전류 복제 회로를 포함한다.

公开(公告)号：KR100398048B1

公开(公告)日：2003-09-19

申请号：KR1020010078268

申请日：2001-12-11

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  최장홍 ,  장재홍 ,  유현규

IPC: H03L7/00

CPC classification number: H03M7/3022 ,  H03L7/1978

Abstract: The present invention relates to a structure of a delta-sigma factional divider. The divider structure adds an external input value and an output value of a delta-sigma modulator to modulate a value of a swallow counter. Therefore, the present invention can provide a delta-sigma factional divider the structure is simple and that can obtain an effect of a delta sigma mode while having a wide-band frequency mixing capability.

Abstract translation: 本发明涉及一种德耳塔西格玛派别分配器的结构。 分频器结构添加外部输入值和Δ-Σ调制器的输出值以调制吞咽计数器的值。 因此，本发明可以提供一种Δ-Σ分数分频器，其结构简单并且可以获得ΔΣ模式的效果，同时具有宽带混频能力。

公开(公告)号：KR1020030053282A

公开(公告)日：2003-06-28

申请号：KR1020010083458

申请日：2001-12-22

Applicant: 한국전자통신연구원

Inventor： 최장홍 ,  한선호 ,  유현규

IPC: H03L7/00

Abstract: PURPOSE: An even order term harmonic frequency multiplier is provided to expand the bandwidth of a frequency and reduce harmonic components of the remaining order terms except for even order terms by using a frequency multiplier. CONSTITUTION: A harmonic frequency multiplier of an even order term includes a phase integrator(21), a memory(22), a digital/analog converter(23), a low pass filter(24), and a frequency multiplier(25). The phase integrator generates a period signal corresponding to a frequency control signal received from the outside. The memory is used for storing a trigonometric function value corresponding to the output of the phase integrator. The digital/analog converter is used for converting the trigonometric function value to an analog signal. The low pass filter is used for removing components of harmonics from a radio frequency of the digital/analog converter. The frequency multiplier is used for attenuating the basic components of harmonics from an output signal of the low pass filter in order to generate the higher frequency than the frequency of the output of the low pass filter.

Abstract translation: 目的：提供偶次序谐波倍频器来扩展频率的带宽，并通过使用倍频器来减少除偶数阶项之外的剩余阶数项的谐波分量。 构成：偶数阶项的谐波倍频包括相位积分器（21），存储器（22），数字/模拟转换器（23），低通滤波器（24）和倍频器（25）。 相位积分器产生对应于从外部接收的频率控制信号的周期信号。 存储器用于存储与相位积分器的输出对应的三角函数值。 数字/模拟转换器用于将三角函数值转换为模拟信号。 低通滤波器用于从数字/模拟转换器的射频去除谐波的分量。 倍频器用于从低通滤波器的输出信号衰减谐波的基本分量，以产生比低通滤波器的输出频率更高的频率。