公开(公告)号：KR1020030013191A

公开(公告)日：2003-02-14

申请号：KR1020010047547

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김천수 ,  장재홍 ,  김충기 ,  김성도 ,  박문양 ,  한선호 ,  박정우 ,  박필재 ,  황남

IPC: H01F27/25

Abstract: PURPOSE: An integrated inductor is provided to reduce a substrate loss according to a magnetic field which directs to a substrate and restrain a generation of a counter electromotive force due to an interference between adjacent metal lines. CONSTITUTION: A metal line includes the first spiral line(21) and the second spiral line(22). The second spiral line(22) is connected to the first spiral line(21) through a contact point(21a). The first spiral line(21) and the second spiral line(22) are arranged in various shapes such as a square, a circle, and a hexagon. The metal line uses a metal film which is laminated by a single layer or a multiple layer. A protective film(32) is formed on the metal line. The first interlayer dielectric(31) is formed on a silicon substrate(30). A metal film is deposited on the first interlayer dielectric(31), and is selectively etched to form the metal line having the first and second spiral lines(21,22).

Abstract translation: 目的：提供集成电感器，以根据指向衬底的磁场减少衬底损耗，并抑制由于相邻金属线之间的干扰而产生反电动势。 构成：金属线包括第一螺旋线（21）和第二螺旋线（22）。 第二螺旋线（22）通过接触点（21a）连接到第一螺旋线（21）。 第一螺旋线（21）和第二螺旋线（22）被布置成各种形状，例如正方形，圆形和六边形。 金属线使用通过单层或多层层压的金属膜。 在金属线上形成保护膜（32）。 第一层间电介质（31）形成在硅衬底（30）上。 金属膜沉积在第一层间电介质（31）上，并被选择性地蚀刻以形成具有第一和第二螺旋线（21,22）的金属线。

公开(公告)号：KR100613180B1

公开(公告)日：2006-08-17

申请号：KR1020010038011

申请日：2001-06-29

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  장재홍 ,  김충기 ,  박문양 ,  김성도 ,  윤용식 ,  박필재 ,  김남수 ,  김천수 ,  황남 ,  박정우

IPC: H01L27/04

Abstract: 본 발명은 주파수 대역에서 직렬 저항 손실이 적고, 기판으로의 손실을 저감시키고, 저 잡음 증폭기나 전압제어 발진기나 정합 회로, 대역 통과 회로에 사용함에 있어 높은 충실도로 인해 낮은 잡음 지수나 원하지 않는 신호를 감쇄시키므로, 집적화되지 못한 부품들을 다른 회로들과 같이 집적화할 수 있어 높은 성능을 가지면서 가격의 부담을 낮출 수 있는 다층 금속 인덕터에 관한 것이다.
본 발명은 반도체 기판 상의 제1 절연층에 형성되고 외부와 전기적으로 연결되는 제 1 금속 배선; 상기 제 1 절연층 상의 제 2 절연층에 형성되고, 상기 제 1 금속 배선과 비아 홀(Via Hole)로 연결되는 제 2 금속 배선; 및 상기 제 2 금속 배선과 동일한 형태를 가지고, 상기 제 2 금속 배선 상에 순차적으로 적층되며, 각각이 비아 홀로 연결되는 하나 이상의 금속 배선; 을 포함하고, 상기 제 2 금속 배선의 폭은 상기 하나 이상의 금속 배선의 폭보다 좁은 것을 특징으로 하는 다층 금속 인덕터를 제공한다.
인덕터, 금속층, 배선폭, 직렬저항, 고주파 집적회로

公开(公告)号：KR100576542B1

公开(公告)日：2006-05-03

申请号：KR1020010047547

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김천수 ,  장재홍 ,  김충기 ,  김성도 ,  박문양 ,  한선호 ,  박정우 ,  박필재 ,  황남

IPC: H01F27/25

Abstract: 본 발명은 높은 충실도(Quality; Q)를 갖는 집적형 인덕터에 관한 것으로, 본 발명의 집적형 인덕터는 일방향으로 감긴 나선형 제 1 라인과 접점을 통해 상기 제 1 라인에 접속되며 상기 제 1 라인에 인접하여 역방향으로 감긴 나선형 제 2 라인으로 이루어진 하나의 금속배선으로 구성되며, 상기 제 1 라인과 제 2 라인에 서로 다른 반대 방향의 전류가 흐르도록 하여 반대 방향의 자기장이 발생하므로 전체적인 인덕터의 자기장이 상쇄되어 기판으로 영향을 주는 자기장의 성분이 감소한다.
인덕터, 금속배선, 충실도, 나선형, 자기장

公开(公告)号：KR100398048B1

公开(公告)日：2003-09-19

申请号：KR1020010078268

申请日：2001-12-11

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  최장홍 ,  장재홍 ,  유현규

IPC: H03L7/00

CPC classification number: H03M7/3022 ,  H03L7/1978

Abstract: The present invention relates to a structure of a delta-sigma factional divider. The divider structure adds an external input value and an output value of a delta-sigma modulator to modulate a value of a swallow counter. Therefore, the present invention can provide a delta-sigma factional divider the structure is simple and that can obtain an effect of a delta sigma mode while having a wide-band frequency mixing capability.

Abstract translation: 本发明涉及一种德耳塔西格玛派别分配器的结构。 分频器结构添加外部输入值和Δ-Σ调制器的输出值以调制吞咽计数器的值。 因此，本发明可以提供一种Δ-Σ分数分频器，其结构简单并且可以获得ΔΣ模式的效果，同时具有宽带混频能力。

公开(公告)号：KR1020030001044A

公开(公告)日：2003-01-06

申请号：KR1020010037363

申请日：2001-06-28

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  장재홍 ,  김충기 ,  김성도 ,  윤용식 ,  박필재 ,  김천수 ,  황남 ,  박정우

IPC: H01L29/93

Abstract: PURPOSE: A variable passive device is provided to reduce a serial resistance and a serial loss of a varactor by connecting the varactor with a capacitor in parallel. CONSTITUTION: An N-type well region(26) is formed in the inside of a P-type substrate. A P+ diffusion region(22) and an N+ diffusion region(23) are formed in a predetermined interval in the inside of the N-type well region. An oxide layer is deposited on an upper portion of the N+ diffusion region(23). A polysilicon layer(25) is formed thereon. The P+ diffusion region(22) is connected with the polysilicon layer(25) by using a metal(21). An MOS is formed with the metal(21), the polysilicon layer(25), and the N+ diffusion region(23). A PN varactor is formed with the metal(21), the P+ diffusion region(22), the N+ diffusion region(23), and a metal(21a). The metal(21) is connected with a connection point(24) of the MOS and the P+ diffusion region(22). The P+ diffusion region(22) is used as one terminal of the PN varactor. The N+ diffusion region(23) is connected with the metal(21a).

Abstract translation: 目的：提供可变无源器件，通过并联连接变容二极管和电容器来减少串联电阻和变容二极管串联损耗。 构成：在P型衬底的内部形成有N型阱区（26）。 在N型阱区域的内部，以规定间隔形成P +扩散区域（22）和N +扩散区域（23）。 氧化物层沉积在N +扩散区（23）的上部。 在其上形成多晶硅层（25）。 P +扩散区域（22）通过使用金属（21）与多晶硅层（25）连接。 金属（21），多晶硅层（25）和N +扩散区（23）形成MOS。 PN变容二极管与金属（21），P +扩散区（22），N +扩散区（23）和金属（21a）形成。 金属（21）与MOS和P +扩散区（22）的连接点（24）连接。 P +扩散区域（22）用作PN变容二极管的一个端子。 N +扩散区域（23）与金属（21a）连接。

公开(公告)号：KR100530739B1

公开(公告)日：2005-11-28

申请号：KR1020010037363

申请日：2001-06-28

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  장재홍 ,  김충기 ,  김성도 ,  윤용식 ,  박필재 ,  김천수 ,  황남 ,  박정우

IPC: H01L29/93

Abstract: 본 발명은 초고주파 집적회로에 사용되는 가변 가능한 수동소자에 관한 것으로서, 병렬 커패시터를 연결하여 버랙터의 직렬저항을 줄임으로써 높은 충실도를 가지도록 한 가변 수동소자 및 그 제조방법에 관한 것이다.
이러한 가변 수동소자는 버랙터와 상기 버랙터의 충실도보다 높은 충실도를 가지는 커패시터를 병렬로 연결함으로써, 버랙터의 직렬저항을 감소시키고 소자 전체의 충실도를 향상시킨다. 이러한 높은 충실도를 가지는 가변 수동소자를 이용하면, 전압제어발진기나 가변 정합회로, 가변 대역통과회로 등의 부품을 집적화할 수 있어서 높은 성능을 가지면서 가격은 낮출 수 있는 잇점이 있다.

公开(公告)号：KR1020030047565A

公开(公告)日：2003-06-18

申请号：KR1020010078268

申请日：2001-12-11

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  최장홍 ,  장재홍 ,  유현규

IPC: H03L7/00

CPC classification number: H03M7/3022 ,  H03L7/1978

Abstract: PURPOSE: A structure of a delta sigma divider is provided to obtain the capacity to synthesize the broadband frequency and maximize an effect of a delta sigma method by adding an output value of a delta sigma modulator to an external input value to modulate a value of a swallow counter. CONSTITUTION: A delta sigma modulator(41) is used for receiving a frequency and an external input value. A swallow adder block(40) is used for adding an external input value to an output value of the delta sigma modulator. A program register block(37) is used for storing an output value of the swallow adder block. A pulse swallow counter block(34) is formed with a dual modulus prescaler, a program counter, and a swallow counter in order to divide an input frequency according to a stored value of the program register block.

Abstract translation: 目的：提供Δ-Σ分配器的结构，以获得合成宽带频率的能力，并通过将Δ-Σ调制器的输出值与外部输入值相加来调整Δ值 吞咽计数器 构成：ΔΣ调制器（41）用于接收频率和外部输入值。 吞咽加法器块（40）用于将外部输入值添加到delta-Σ调制器的输出值。 程序寄存器块（37）用于存储吞咽加法器块的输出值。 脉冲吞咽计数器块（34）由双模预分频器，程序计数器和吞咽计数器形成，以便根据程序寄存器块的存储值对输入频率进行分频。

公开(公告)号：KR1020030002416A

公开(公告)日：2003-01-09

申请号：KR1020010038011

申请日：2001-06-29

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  장재홍 ,  김충기 ,  박문양 ,  김성도 ,  윤용식 ,  박필재 ,  김남수 ,  김천수 ,  황남 ,  박정우

IPC: H01L27/04

Abstract: PURPOSE: A multi-metal inductor is provided to reduce a loss of a substrate and minimize a loss of a serial resistance generated from an inductor line by controlling the width of metal wires. CONSTITUTION: The first insulating layer(20) of TEOS/BPSG is formed on a silicon substrate(10). The second insulating layer(40) having a structure of SiO2/SOG/SiO2 is formed on the first insulating layer(20). The first metal wire(30) is formed on the second insulating layer(40). A via-hole(50) is formed on the second insulating layer(40) in order to connect the second metal wire(60) for forming the first metal wire(30) and the inductor. The third insulating layer(80) having the structure of SiO2/SOG/SiO2 is formed on the second insulating layer(40). A plurality of metal layers are formed within the third insulating layer(60). The third metal wire(70) is formed on the second metal wire(60). The third metal wire(70) is protected by a protective layer(90). The third metal wire(70) is connected with the second metal wire(60) through a via hole(51).

Abstract translation: 目的：提供多金属电感以减少基板的损耗，并通过控制金属线的宽度来最小化从电感线产生的串联电阻的损失。 构成：TEOS / BPSG的第一绝缘层（20）形成在硅衬底（10）上。 在第一绝缘层（20）上形成具有SiO 2 / SOG / SiO 2结构的第二绝缘层（40）。 第一金属线（30）形成在第二绝缘层（40）上。 为了连接用于形成第一金属线（30）的第二金属线（60）和电感器，在第二绝缘层（40）上形成通孔（50）。 具有SiO 2 / SOG / SiO 2结构的第三绝缘层（80）形成在第二绝缘层（40）上。 在第三绝缘层（60）内形成多个金属层。 第三金属线（70）形成在第二金属线（60）上。 第三金属线（70）由保护层（90）保护。 第三金属线（70）通过通孔（51）与第二金属线（60）连接。