-
公开(公告)号：KR1020160142652A
公开(公告)日：2016-12-13
申请号：KR1020150078658
申请日：2015-06-03
Applicant: 한국전자통신연구원
IPC: H04B1/10
Abstract: 본발명의일 실시예에따른간섭신호제거장치는입력신호를수신하는안테나, 입력신호를제1 신호및 제2 신호로분배하는증폭부, 제1 신호의대상주파수영역의신호에대한위상을미리지정된수치만큼변화시키는제1 위상변환기, 제2 신호의대상주파수영역의신호에대한위상을미리지정된수치만큼변화시키는제2 위상변환기, 제1 신호와제2 신호의지연시간이동일하도록및 상기제2 신호중 하나이상을보정하는타이밍제어기; 및위상이변화된제1 신호및 제2 신호에대한차분신호를생성하는뺄셈부를포함한다.
-
公开(公告)号：KR101682652B1
公开(公告)日：2016-12-06
申请号：KR1020130060190
申请日：2013-05-28
Applicant: 한국전자통신연구원
CPC classification number: G01S13/103 , G01S7/28 , G01S13/0209
Abstract: 높은해상도를갖는펄스레이더장치를제시한다. 제시된장치는송신펄스반복주기를갖는송신트리거신호를근거로펄스를발생시켜송신안테나를통해목표물에게로송신하는펄스발생부, 외부로부터의클록을이용하여송신트리거신호를생성하여펄스발생부에게로제공하고외부로부터의클록을이용하여송신펄스반복주기와는시간차이나는다수의클록신호를발생시키는동기화부, 및외부로부터의선택신호에근거하여다수의클록신호에서어느한 클록신호를선택하여수신기의샘플러의샘플링클록으로제공하는스위치부를포함한다.
Abstract translation: 公开了一种脉冲雷达装置。 脉冲雷达装置包括脉冲发生单元，接收单元，同步单元和开关单元。 脉冲发生单元基于具有发送脉冲重复周期的发送触发信号产生脉冲，并且经由发送天线将脉冲发送到目标。 同步单元使用外部参考时钟生成发送触发信号，向脉冲发生单元提供发送触发信号，并且使用外部参考时钟产生相对于发送脉冲触发信号具有时间延迟的多个时钟信号。 开关单元响应于外部选择信号从多个时钟信号中选择一个时钟信号，并将所选择的时钟信号提供给采用具有提供的采样时钟的采样器的接收器单元。
-
公开(公告)号：KR1020150108147A
公开(公告)日：2015-09-25
申请号：KR1020140030970
申请日：2014-03-17
Applicant: 한국전자통신연구원
Abstract: 본 발명은 안테나와 송수신 칩 및 디지털 신호처리 칩을 하나의 패키지로 소형화, 집적화, 경량화하기 위해 단일 기판 위에 안테나와 레이더 온 칩으로 패키징하는 밀리미터파용 레이더 온 패키지에 관한 것으로, 밀리미터파용 레이더 온 패키지는, 다층 기판; 상기 다층 기판의 일면에 배치되는 RFIC 송신 모듈과 RFIC 수신 모듈로 구성되는 RFIC 칩; 및 상기 다층 기판의 타면에 형성되어 안테나 송신부와 안테나 수신부를 구성하며, 유전체 공진기 안테나의 노출 영역인 다수의 멀티 어레이 안테나를 포함한다.
Abstract translation: 本发明涉及一种用于毫米波的雷达，其能够在单个基板上封装天线和雷达，用于将天线，发射和接收芯片以及数字信号处理芯片小型化，集成和照明，以便将其作为 一包 用于毫米波的包装雷达包括：多层基板; RFIC芯片，其由布置在所述多层基板的一侧上的RFIC传输模块和RFIC接收模块构成; 并且形成在多层基板的另一侧上的多个多阵列天线包括天线发送单元和天线接收单元，并且是介质谐振器天线的曝光区域。
-
公开(公告)号：KR1020120072219A
公开(公告)日：2012-07-03
申请号：KR1020100134054
申请日：2010-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/16
CPC classification number: H04B1/30 , H03D3/008 , H04L25/063
Abstract: PURPOSE: A digital radio frequency reception apparatus is provided to reduce consumption power, area, and development costs by eliminating interference signals in a reception signal outputted from a rational decimator. CONSTITUTION: A mixer(140) eliminates IF(Intermediate Frequency) signals from output signals of a digital signal converter(130). An integer decimator(150) executes the integer decimeter of the phase-separated signal. A DC(Direct Current) offset compensator(160) eliminates DC(Direct Current) component from the processed signals. An IQ mismatch compensator(170) compensates phase errors of quadrature signal and in phase signal for the signal. A rational decimator(180) executes the rational decimation of the phase compensated signal. A channel selecting filter(190) eliminates interference signal from the signal.
Abstract translation: 目的：提供一种数字射频接收装置，通过消除从理性抽取器输出的接收信号中的干扰信号来降低功耗，面积和开发成本。 构成：混合器（140）消除来自数字信号转换器（130）的输出信号的IF（中频）信号。 整数抽取器（150）执行相分离信号的整数分米。 DC（直流）偏移补偿器（160）从处理的信号中消除DC（直流）分量。 IQ失配补偿器（170）补偿信号的正交信号和相位信号的相位误差。 理性抽取器（180）执行相位补偿信号的有理抽取。 信道选择滤波器（190）消除来自该信号的干扰信号。
-
公开(公告)号：KR1020100063636A
公开(公告)日：2010-06-11
申请号：KR1020090055584
申请日：2009-06-22
Applicant: 한국전자통신연구원
CPC classification number: H01L28/40 , H03B5/1228 , H03B5/1243 , H03B2201/0208 , H03L7/099
Abstract: PURPOSE: A capacitor with variable capacitance and a digital control oscillator thereof are provided to reduce power consumption or the area of a chip by reducing the use of a digital circuit block which is used for improving the frequency resolution of a digital phase locked loop frequency synthesizer. CONSTITUTION: A lamination structure(10) comprises a plurality of metal layers including a first metal layer(111) and a plurality of dielectric layers(121,122) which are inserted between a plurality of metal layers. A switching unit, which has at least one switch, is connected to at least one metal layer among the metal layers excluding the first metal layer. The first metal layer and one end of the switch are used as a positive terminal of the capacitor. Two or more capacitances are provided through the short-circuit and open control of the switch.
Abstract translation: 目的：提供具有可变电容的电容器及其数字控制振荡器，以通过减少用于提高数字锁相环频率合成器的频率分辨率的数字电路块的使用来降低功耗或芯片面积 。 构成：层叠结构（10）包括多个金属层，包括插入在多个金属层之间的第一金属层（111）和多个电介质层（121,122）。 具有至少一个开关的切换单元连接到除了第一金属层之外的金属层中的至少一个金属层。 第一金属层和开关的一端用作电容器的正极。 通过开关的短路和开路控制提供两个或多个电容。
-
Patent Agency Ranking
公开(公告)号：KR1020100062806A
公开(公告)日：2010-06-10
申请号：KR1020090023897
申请日：2009-03-20
Applicant: 한국전자통신연구원
CPC classification number: H03L7/1075 , H03L7/085 , H03L7/093 , H03L7/1976
Abstract: PURPOSE: A frequency adjustment loop is provided to form a lock state of the frequency adjustment loop within fast time by moving an output frequency of an oscillator to wanting frequency band. CONSTITUTION: An oscillator(140) controls an output frequency according to inputted control bit. A programmable divider(150) divides the output frequency of the oscillator according to varied dividing ratio. A counter unit(110) is inputted an output signal of the programmable divider and a reference frequency. The counter unit measures a clock number of the output signal of the divider in one period of the reference frequency. A frequency detector(120) outputs the value tacking out from the clock number outputted from the counter unit in a standard comparison value to a control bit of the oscillator. The programmable divider decides the divide ratio about the output signal of the oscillator by receiving a feedback the clock number outputted from the counter unit.
Abstract translation: 目的：通过将振荡器的输出频率移动到想要的频带，提供频率调整回路以在快速时间内形成频率调节回路的锁定状态。 构成：振荡器（140）根据输入的控制位控制输出频率。 可编程分频器（150）根据分频比分频振荡器的输出频率。 计数器单元（110）输入可编程分频器的输出信号和参考频率。 计数器单元在参考频率的一个周期内测量分频器的输出信号的时钟数。 频率检测器（120）将从标准比较值中的从计数器单元输出的时钟编号输出的值输出到振荡器的控制位。 可编程分频器通过从计数器单元输出的时钟数字接收反馈来决定关于振荡器输出信号的分频比。
-
公开(公告)号：KR100731544B1
公开(公告)日：2007-06-22
申请号：KR1020060033587
申请日：2006-04-13
Applicant: 한국전자통신연구원
IPC: H01L21/3205
Abstract: A multi-layer wiring coplanar waveguide is provided to minimize the loss of a coplanar waveguide and to maximize slow-wave effect by using an intermediate metal layer having a width less than that of a ground. An uppermost metal layer is designed with a ground(41)-signal(40)-ground(41). An intermediate layer(43) has a structure for maximizing volume where an electromagnetic wave propagates. A lowermost metal layer is used as a shield layer and connected through the ground of the uppermost metal layer, the intermediate layer, and the via-hole. The intermediate layer is comprised of a plurality of intermediate metal layers located at a lower of the ground of the uppermost metal layer. The intermediate metal layers have a width less than that of the ground.
Abstract translation: 提供多层布线共面波导以最小化共面波导的损耗并且通过使用宽度小于地面宽度的中间金属层来最大化慢波效应。 最上面的金属层设计为具有地面（41） - 信号（40） - 地面（41）。 中间层（43）具有用于使电磁波传播的体积最大化的结构。 最下面的金属层用作屏蔽层，并通过最上面的金属层，中间层和通孔的接地连接。 中间层由位于最上层金属层的地面下部的多个中间金属层构成。 中间金属层的宽度小于地面的宽度。
-
公开(公告)号：KR100702832B1
公开(公告)日：2007-04-03
申请号：KR1020060050738
申请日：2006-06-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 필터 및 그 제작방법에 관한 것으로, Gm-C 밴드패스필터 IC를 구현함에 있어서 트랜지스터의 기생 캐패시턴스 성분으로 인한 필터의 동작특성 왜곡을 유효하게 보상하기 위해서 필터의 프로토타이프에 나타나는 인덕터와 캐패시터의 직렬조합에 대하여 자이레이터를 이용한 임피던스 인버터 동작을 적용하는 것을 특징으로 하는 능동필터 및 그 제작방법을 제공한다. 본 발명에 의하면 기생 캐패시턴스 성분으로 인한 필터의 동작특성 왜곡을 유효하게 제거할 수 있다.
능동필터, Gm-C 필터, 기생 캐패시턴스, 자이레이터, 임피던스 인버터Abstract translation: 本发明的过滤器，并涉及其制造方法，GM-C带通滤波器IC的电感器和电容器可以在过滤器的原型，以便有效地补偿滤波器操作在执行所引起的晶体管的寄生电容分量特性的失真出现 并且，使用陀螺仪的阻抗逆变器的操作应用于有源滤波器和有源滤波器的制造方法的串联组合。 根据本发明，可以有效地消除由寄生电容分量引起的滤波器的工作特性的失真。
-
公开(公告)号：KR100530739B1
公开(公告)日：2005-11-28
申请号：KR1020010037363
申请日：2001-06-28
Applicant: 한국전자통신연구원
IPC: H01L29/93
Abstract: 본 발명은 초고주파 집적회로에 사용되는 가변 가능한 수동소자에 관한 것으로서, 병렬 커패시터를 연결하여 버랙터의 직렬저항을 줄임으로써 높은 충실도를 가지도록 한 가변 수동소자 및 그 제조방법에 관한 것이다.
이러한 가변 수동소자는 버랙터와 상기 버랙터의 충실도보다 높은 충실도를 가지는 커패시터를 병렬로 연결함으로써, 버랙터의 직렬저항을 감소시키고 소자 전체의 충실도를 향상시킨다. 이러한 높은 충실도를 가지는 가변 수동소자를 이용하면, 전압제어발진기나 가변 정합회로, 가변 대역통과회로 등의 부품을 집적화할 수 있어서 높은 성능을 가지면서 가격은 낮출 수 있는 잇점이 있다.-
公开(公告)号：KR100415547B1
公开(公告)日：2004-01-24
申请号：KR1020010047553
申请日：2001-08-07
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: PURPOSE: A high-Q poly-to-poly capacitor structure for RF ICs is provided to reduce an area of a lower electrode plate to lower parasitic capacitance by using an interdigit structure. CONSTITUTION: A lower electrode plate(23) of a capacitor is formed on a silicon substrate(21). The lower electrode plate(23) is formed with the first polysilicon layer. An upper electrode plate(25) is formed on the lower electrode plate(23). The upper electrode plate(25) is formed with the second polysilicon layer. The upper electrode plate(25) is connected with the first metal layer(28) through a plurality of contacts(27). A contact/the first metal layer/via layer(27/28/29) are sequentially laminated on the lower electrode plate(23). The second metal layer(31) is connected with the via layer(29). The first and the second metal layers(28,31) are connected to each other by using the via layer(29). The lower electrode plate(23) and the upper electrode plate(25) are formed within silicon oxide layers(22,24,26,30). The contact(29) and the first metal layer(28) are formed within the silicon oxide layers(22,24,26,30).
Abstract translation: 目的：提供用于RF IC的高Q多对多电容器结构，以通过使用叉指结构来减小下电极板的面积以降低寄生电容。 构成：在硅基板（21）上形成电容器的下部电极板（23）。 下电极板（23）形成有第一多晶硅层。 上电极板（25）形成在下电极板（23）上。 上电极板（25）形成有第二多晶硅层。 上电极板（25）通过多个触点（27）与第一金属层（28）连接。 接触/第一金属层/通孔层（27/28/29）顺序层叠在下电极板（23）上。 第二金属层（31）与通孔层（29）连接。 第一和第二金属层（28,31）通过使用通孔层（29）彼此连接。 下电极板（23）和上电极板（25）形成在氧化硅层（22,24,26,30）内。 触点（29）和第一金属层（28）形成在氧化硅层（22,24,26,30）内。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.028 seconds)
