公开(公告)号：KR1020170107347A

公开(公告)日：2017-09-25

申请号：KR1020160089452

申请日：2016-07-14

Applicant: 한국전자통신연구원

Inventor： 이승열 ,  김용해 ,  김기현 ,  김태엽 ,  류호준 ,  양종헌 ,  조성목 ,  피재은 ,  황치선

IPC: G03H1/04 ,  G03H1/00 ,  G03H1/18 ,  G03H1/26

Abstract: 본발명은홀로그램제조방법에관한것이다. 홀로그램제조방법은기판상에상전이막, 하드마스크막, 및포토레지스트막을순차적으로제공하는것; 상기포토레지스트막 상에패턴개구부를갖는포토마스크를배치하는것; 상기패턴개구부를통해상기포토레지스트막으로제1 광을조사하여, 상기포토레지스트막에상기하드마스크막을노출시키는제1 개구부를형성하는것; 상기하드마스크막을식각하여, 상기하드마스크막에상기상전이막을노출시키는제2 개구부를형성하는것; 그리고, 상기제2 개구부를통해상기상전이막으로제2 광을조사하여, 상기상전이막의일부를상전이시켜홀로그램영역을형성하는것을포함한다.

Abstract translation: 本发明涉及一种制造全息图的方法。 一种全息图制造方法，包括：在基板上依次提供相变膜，硬掩模膜和光刻胶膜; 在光致抗蚀剂膜上设置具有图案开口的光掩模; 通过经由所述图案开口以第一光照射所述光致抗蚀剂膜而形成用于将所述硬掩模膜暴露于所述光致抗蚀剂膜的第一开口; 蚀刻硬掩模膜以形成用于将相变膜暴露于硬掩模膜的第二开口; 并且通过第二开口用第二光照射相变膜以相变相变膜的一部分以形成全息图区域。

公开(公告)号：KR1020170075618A

公开(公告)日：2017-07-03

申请号：KR1020160019707

申请日：2016-02-19

Applicant: 한국전자통신연구원

Inventor： 김태엽 ,  변춘원 ,  황치선 ,  김용해 ,  피재은 ,  류호준 ,  조성목

IPC: G09G3/20 ,  G09G3/36 ,  G02F1/1368 ,  G03H1/04 ,  G03H1/22 ,  G03H1/02

Abstract: 본발명의일 실시예에따른표시장치는제1 베이스기판, 상기제1 베이스기판위에배치되고, 복수의게이트라인들, 복수의데이터라인들, 및상기복수의게이트라인들및 상기복수의데이터라인들과전기적으로연결된복수의박막트랜지스터들을포함하는구동회로부, 상기구동회로부와상기제1 베이스기판사이에배치되고, 상기게이트라인들로게이트신호를출력하는게이트구동부, 상기복수의데이터라인들로데이터전압을출력하는데이터구동부, 및상기게이트구동부와상기데이터구동부의동작타이밍을제어하는인터페이스회로부를포함하는구동회로제어부, 및상기구동회로부위에배치되고, 상기구동회로부로부터수신된신호에응답하여영상을구현하는영상구현부를포함할수 있다.

Abstract translation: 根据本发明实施例的显示装置包括：第一基础基板;多条数据线，设置在第一基础基板上并包括多条栅极线，多条数据线， 栅极驱动单元，其设置在所述驱动电路单元和所述第一基础基板之间并向所述栅极线输出栅极信号;栅极驱动单元，其向所述多条数据线提供数据; 驱动电路控制部分，包括用于输出电压的数据驱动部分和用于控制栅极驱动部分和数据驱动部分的操作时序的接口电路部分; 以及用于实现图像处理单元的图像实现单元。

公开(公告)号：KR1020160103233A

公开(公告)日：2016-09-01

申请号：KR1020150025283

申请日：2015-02-23

Applicant: 한국전자통신연구원

Inventor： 피재은 ,  변춘원 ,  권오상 ,  박은숙 ,  유민기 ,  황치선

IPC: H03K19/0185

CPC classification number: H03K19/018507

Abstract: 레벨시프터회로는전원단자와출력단자사이에연결되고, 입력단자로부터제1 게이트에전달되는입력신호및 제2 게이트전달되는신호에응답하여, 상기전원단자로부터인가되는전원전압을상기출력단자에전달하는제1 트랜지스터및 상기출력단자에연결되고, 게이트에전달되는게이트신호에응답하여접지전압을상기출력단자에전달하는제2 트랜지스터를포함한다.

Abstract translation: 电平移位器电路包括第一晶体管和第二晶体管。 第一晶体管连接到电源端子和输出端子，并响应于从输入端子传输到第一栅极的输入信号，将从电源端子施加的电源电压传送到输出端子，并将信号传送到 第二门 第二晶体管连接到电源端子，并响应于传送到门的栅极信号将接地电压传送到输出端。 因此，本发明可以通过在电平移位器电路中形成作为双栅极晶体管的主晶体管来提高耗尽模式或增加模式中的功率效率。

公开(公告)号：KR1020160094538A

公开(公告)日：2016-08-10

申请号：KR1020150015286

申请日：2015-01-30

Applicant: 한국전자통신연구원

Inventor： 유민기 ,  황치선 ,  조성행 ,  피재은

IPC: H01L29/786

CPC classification number: H01L29/78618 ,  H01L29/78606 ,  H01L29/7869

Abstract: 박막트랜지스터가제공된다. 박막트랜지스터는기판; 상기기판상에배치되며, 제1 측벽및 상기제1 측벽에대향하는제2 측벽을갖는하부게이트전극; 상기기판및 상기하부게이트전극을덮는하부절연층; 상기하부절연층상의반도체층; 상기반도체층상에직접(directly on) 배치되며서로이격되는소스및 드레인전극들을포함하되, 상기소스전극은상기하부게이트전극의상기제1 측벽에인접하여배치되고, 상기드레인전극은상기게이트전극의제2 측벽에인접하여배치되며, 상기소스및 드레인전극들은서로마주보는제3 측벽및 제4 측벽을각각가지되, 상기제1 측벽및 상기제3 측벽은상기기판의상면에수직한일 방향으로서로정렬되고, 상기제2 측벽및 상기제4 측벽은상기일 방향으로서로정렬될수 있다.

Abstract translation: 提供薄膜晶体管。 薄膜晶体管包括：基板; 下部栅极电极，其设置在所述基板上，并且包括面向所述第一侧壁的第一侧壁和第二侧壁; 覆盖基板和下栅电极的下绝缘层; 位于下绝缘层上的半导体层; 以及直接布置在半导体层上的源电极和漏电极，并且彼此分离。 源电极与下栅电极的第一侧壁相邻。 漏电极与栅电极的第二侧壁相邻。 源极和漏极中的每一个包括彼此面对的第三侧壁和第四侧壁。 第一侧壁和第三侧壁垂直于衬底的上侧布置。 第二侧壁和第四侧壁沿一个方向排列。

公开(公告)号：KR1020150069787A

公开(公告)日：2015-06-24

申请号：KR1020130156329

申请日：2013-12-16

Applicant: 한국전자통신연구원

Inventor： 피재은 ,  황치선 ,  박상희

IPC: G09G3/20 ,  G11C19/00

CPC classification number: G09G3/20 ,  G09G2310/0286 ,  G09G2320/043

Abstract: 본발명의실시예에따른더블게이트트랜지스터들의문턱전압을보상하는문턱전압감지부를포함하는시프트레지스터에있어서, 상기문턱전압감지부는: 제 1 감지트랜지스터; 상기제 1 감지트랜지스터의문턱전압을감지하는감지커패시터; 그리고제 2 감지트랜지스터를포함하되, 상기제 2 감지트랜지스터가턴-오프상태일때 감지된보상전압이더블게이트트랜지스터들로인가될수 있다. 본발명에따르면, 시프트레지스터의주요트랜지스터들을더블게이트트랜지스터로구성함으로써, 문턱전압을조절하여 NBIS 열화현상으로인한시프트레지스터의오작동을방지할수 있다. 그리고, 게이트드라이버의소모전력도감소시킬수 있다.

Abstract translation: 在根据本发明实施例的包括用于校正双栅极晶体管的阈值电压的阈值电压检测部分的移位寄存器中，阈值电压检测部分包括：第一检测晶体管; 用于检测第一检测晶体管的阈值电压的检测电容器; 和第二检测晶体管。 当第二检测晶体管截止时，可以将检测到的校正电压施加到双栅极晶体管。 根据本发明，移位寄存器的主晶体管由双栅晶体管形成。 因此，可以通过控制阈值电压来防止由于NBIS的劣化导致的移位寄存器的故障。 并且，可以减少门驱动器的功耗。

公开(公告)号：KR1020150069317A

公开(公告)日：2015-06-23

申请号：KR1020130155593

申请日：2013-12-13

Applicant: 한국전자통신연구원 ,  건국대학교 산학협력단

Inventor： 피재은 ,  박상희 ,  유민기 ,  황치선 ,  권오상 ,  박은숙 ,  박기찬 ,  김연경

IPC: G09G3/20

CPC classification number: H03K3/012 ,  H03K4/026 ,  H03K5/01 ,  H03K5/05

Abstract: 본발명의실시예에따른게이트드라이버회로는복수의스테이지들을포함하고, 각각의스테이지는다이오드커넥션을이루는두 개의입력트랜지스터로구성된입력부, 풀-업트랜지스터와부트스트랩커패시터로구성된풀-업부, 각각두 개의트랜지스터로구성된제 1 및제 2 풀-다운부를포함한다. 실시예에따라서, 입력부및 풀-업부사이의노드에연결된입력커패시터를더 포함할수 있다. 그리고, 출력단자에연결되어하이상태나로우상태의출력신호를다음스테이지로전송하도록구성된캐리부를더 포함할수 있다. 본발명에의하면, 공핍모드특성을갖는산화물박막트랜지스터를안정적으로동작시킬수 있고, 소비전력도감소시킬수 있다. 또한, 게이트드라이버회로의각 스테이지의출력파형이이전스테이지의출력파형과절반씩중첩되게출력함으로써픽셀의충전시간을늘릴수 있다.

Abstract translation: 根据本发明实施例的栅极驱动器电路包括多个级。 每个级包括输入部分，其包括二极管连接的两个输入晶体管，由上拉晶体管和自举电容器组成的上拉部分，以及由两个晶体管组成的下拉部分。 根据实施例，本发明还包括连接到输入部分和上拉部分之间的节点的输入电容器。 本发明还包括一个进位部分，连接到一个输出端，并将一个高或低状态的输出信号传送到下一级。 根据本发明，可以稳定地操作具有耗尽特性的氧化物薄膜晶体管。 功耗可以降低。 此外，栅极驱动电路的各级的输出波形与前一级的输出波形重叠，然后被输出。 由此，可以延长像素的充电时间。

公开(公告)号：KR1020140029111A

公开(公告)日：2014-03-10

申请号：KR1020130009285

申请日：2013-01-28

Applicant: 한국전자통신연구원 ,  건국대학교 산학협력단

Inventor： 피재은 ,  박기찬 ,  김상연 ,  김준동 ,  김연경 ,  임홍균 ,  박상희 ,  유병곤 ,  황치선 ,  김종우 ,  권오상 ,  유민기

IPC: G09G3/20 ,  G09G3/36

Abstract: A single-input type level shifter according to an embodiment of the present invention comprises: an input unit which authorizes a voltage power to a first node in response to an input signal and applies the input signal to a second node in response to a reference signal; a boot strapping unit which authorizes the voltage power to the second node according to different levels of the first node; an output unit which authorizes the input signal to an output terminal in response to the reference signal so that it can apply the voltage power to the output terminal according to the different voltage levels of the first node; and the boot strapping unit includes a capacitor which is located in between the first and the second node. The boot strapping unit increases the voltage level of the first node higher than that of the voltage power once the input signal is converted from a first voltage level into a second voltage level.

Abstract translation: 根据本发明的实施例的单输入型电平移位器包括：输入单元，其响应于输入信号授权对第一节点的电压功率，并响应于参考信号将输入信号施加到第二节点 ; 启动捆扎单元，其根据所述第一节点的不同级别授权所述第二节点的电压功率; 输出单元，其响应于参考信号向输出端授权输入信号，使得其可以根据第一节点的不同电压电平向输出端施加电压功率; 并且所述引导带捆绑单元包括位于所述第一和第二节点之间的电容器。 一旦输入信号从第一电压电平转换为第二电压电平，启动带捆绑单元就增加第一节点的电压高于电压功率的电压电平。

公开(公告)号：KR1020120078557A

公开(公告)日：2012-07-10

申请号：KR1020110046955

申请日：2011-05-18

Applicant: 한국전자통신연구원 ,  건국대학교 산학협력단

Inventor： 윤성민 ,  박기찬 ,  피재은 ,  임홍균 ,  김병훈 ,  변춘원 ,  박상희 ,  오힘찬 ,  황치선

IPC: G09G3/36

CPC classification number: G09G3/3674 ,  G09G2310/08 ,  H01L29/7869 ,  H03K19/01742

Abstract: PURPOSE: A scan driver is provided to prevent malfunction caused due to turn-off of transistor by being composed of a transistor with a depletion mode characteristic. CONSTITUTION: An input switch(710) controls an input of an output signal of stage according to a first clock. A pull-up unit(720) transmits a first output signal clock to an output node. A pull-down unit(740) constantly maintains a node voltage between the input switch and pull-up unit. A pull-down unit(730) constantly maintains a voltage of the output node.

Abstract translation: 目的：提供扫描驱动器，以防止由于具有耗尽模式特性的晶体管组成的由于晶体管截止而引起的故障。 构成：输入开关（710）根据第一时钟控制载物台的输出信号的输入。 上拉单元（720）将第一输出信号时钟发送到输出节点。 下拉单元（740）在输入开关和上拉单元之间始终保持节点电压。 下拉单元（730）始终保持输出节点的电压。