-
公开(公告)号：KR100820313B1
公开(公告)日：2008-04-08
申请号：KR1020070106413
申请日：2007-10-23
Applicant: 한민구
Inventor： 한민구
CPC classification number: B60P3/20 , F16B35/04 , F25B21/02 , F25D17/06 , F25D23/065 , F25D2201/10 , Y02B40/34
Abstract: A refrigerator box for a van is provided to improve stability of the refrigerator box by securely coupling an under frame of the refrigerator box to a lower frame of the refrigerator box. A refrigerator box for a van comprises a refrigerator installed on a van frame. A side panel(130) is vertically installed along a peripheral portion of a bottom panel and an edge of a roof panel is coupled to an upper portion of the side panel. A door is coupled to rear portions of the bottom panel and the roof panel. A low-temperature maintaining unit(160) is installed at the side panel. The low-temperature maintaining unit includes a thermo-electric module(161) having a heating section inserted into a resting groove formed in an inner panel and a cooling section directed toward an interior of the refrigerator box. A heat-insulation member(134) is interposed between an outer panel(131) and an inner panel(133).
Abstract translation: 提供一种用于货车的冰箱，以通过将冰箱的底架牢固地连接到冰箱的下框架来提高冰箱的稳定性。 用于厢式货车的冰箱包括安装在货车架上的冰箱。 侧面板（130）沿着底板的周边部分垂直地安装，顶板的边缘连接到侧板的上部。 门连接到底板和屋顶板的后部。 在侧面板上安装有低温保持单元（160）。 低温保持单元包括热电模块（161），其具有插入形成在内板中的搁置槽中的加热部和朝向冰箱的内部的冷却部。 绝热构件（134）插入在外板（131）和内板（133）之间。
-
公开(公告)号：KR100275207B1
公开(公告)日：2001-01-15
申请号：KR1019980016659
申请日：1998-05-09
Applicant: 한민구
IPC: H01L29/732
Abstract: PURPOSE: A structure of a vertical BMFET(Bipolar Mode Field Emission Transistor) having a multi-gate and a fabricating method thereof are provided to improve electric characteristics by improving a structure of a vertical BMFET. CONSTITUTION: A source region(4) and a gate region(3) are formed under a source electrode(S) and a gate electrode(G). A PN junction is formed between the gate region(3) and the source region(4). An epitaxial layer(2) is formed on a substrate(1). A drain electrode is formed under the substrate(1). The gate region(3) is located on the epitaxial layer(2). A MOS type gate(90) is contacted commonly with each side of the source region(4), the gate region(3), and the epitaxial layer(2) through the insulating layer(100). The source region(4) and the drain region(1) are formed by implanting the first conductive dopant ions. The gate region(3) is formed by implanting the second conductive dopant ions.
Abstract translation: 目的：提供具有多栅极的垂直BMFET（双极场发射二极管）和其制造方法的结构，以通过改善垂直BMFET的结构来改善电特性。 构成：源极区（4）和栅极区（3）形成在源极（S）和栅电极（G）的下方。 在栅极区域（3）和源极区域（4）之间形成PN结。 在基板（1）上形成外延层（2）。 在基板（1）的下方形成漏电极。 栅区（3）位于外延层（2）上。 MOS源极（90）通过绝缘层（100）与源极区域（4），栅极区域（3）和外延层（2）的每一侧共同接触。 通过注入第一导电掺杂剂离子形成源区（4）和漏区（1）。 通过注入第二导电掺杂剂离子形成栅极区域（3）。
-
公开(公告)号：KR1020000018592A
公开(公告)日：2000-04-06
申请号：KR1019980036241
申请日：1998-09-03
Applicant: 한민구
IPC: H01L29/786
Abstract: PURPOSE: A manufacturing method of a TFT(Thin Film Transistor) is provided to improve a channel structure for optimizing a hydrogenating effect. CONSTITUTION: A manufacturing method of a TFT(Thin Film Transistor) comprises the steps of: forming a first insulation layer on a substrate; forming a first conductive layer on the first insulation layer; forming a multi channel having a plurality of channels for securing an inflow path of a hydrogen radical between the source/drain regions of an activation region in a succeeding hydrogenating process simultaneously with defining the activation region by performing a photo lithography and an etching precesses on the first conductive layer; forming a second insulation layer and a second conductive layer on the entire surface; forming a gate electrode having a plurality of grooves in the channel direction for securing an inflow path of a hydrogen radical in a succeeding hydrogenating process simultaneously with patterning the second insulation layer and the second conductive layer; forming injecting impurity ions into the gate electrode and source/drain regions by using the gate electrode as self-aligned ion-implanting mask and forming a passivation layer; performing a hydrogenating process on the entire surface; and connecting the gate electrode and the source/drain regions with a metal line for applying the external voltage to the gate electrode and the source/drain regions.
Abstract translation: 目的：提供TFT（薄膜晶体管）的制造方法，以改善用于优化氢化效果的通道结构。 构成：TFT（薄膜晶体管）的制造方法包括以下步骤：在基板上形成第一绝缘层; 在所述第一绝缘层上形成第一导电层; 形成具有多个通道的多通道，用于在后续氢化过程中在激活区域的源极/漏极区域之间固定氢自由基的流入路径，同时通过执行光刻和蚀刻进入限定激活区域 第一导电层; 在整个表面上形成第二绝缘层和第二导电层; 在所述沟道方向上形成具有多个槽的栅电极，用于在对所述第二绝缘层和所述第二导电层进行构图的同时，在随后的氢化工艺中固定氢自由基的流入路径; 通过使用栅电极作为自对准离子注入掩模形成注入杂质离子到栅电极和源/漏区，并形成钝化层; 在整个表面上进行氢化处理; 以及用栅极电极和源极/漏极区域施加外部电压的金属线连接栅极电极和源极/漏极区域。
-
公开(公告)号：KR1019990084705A
公开(公告)日：1999-12-06
申请号：KR1019980016658
申请日：1998-05-09
Applicant: 한민구
IPC: H01S3/00
Abstract: 엑사이머 레이저 방사에 의한 폴리실리콘 싱글 일렉트론 소자의 제조방법에 따르면, 기판위에 아몰퍼스 실리콘 막, 절연막, 버퍼막을 차례로 형성하는 단계와, 상기 버퍼막을 사진식각하여 팁형상의 윈도우를 패턴하고 상기 아몰퍼스 실리콘을 결정화하기 위해 레이저 에너지를 방사하고 열처리하는 단계를 가짐에 의해, 적어도 하나의 폴리실리콘 그레인이 패턴된 윈도우 사이드로부터 성장 및 분리되게 하여 파인-그레인 라아지 폴리실리콘 양자 점을 얻는 것을 특징으로 한다.
-
公开(公告)号：KR1019990079026A
公开(公告)日：1999-11-05
申请号：KR1019980007489
申请日：1998-03-06
Applicant: 한민구
IPC: H01L27/06
Abstract: 트렌치 게이트를 갖는 수평형 SOI 바이폴라 모드 전계효과 트랜지스터가 개시되어 있다. 그러한 트랜지스터의 구조는, 에스오아이 층의 표면에서 서로 이격되고 일정깊이로 각기 형성된 제1도전형의 소오스 및 드레인영역과; 상기 소오스 및 드레인영역사이에서 상기 영역들중의 어느 하나의 영역에 더 가까이 위치되어 상기 영역들보다 더 깊이 형성된 게이트 플러그를 상기 영역들과는 절연되게 수용하기 위한 트렌치의 하부근방에 접촉형성된 제2도전형의 게이트 영역을 가짐에 의해 전류이득률과 순방향 전압 저지능력이 개선된다.
-
Patent Agency Ranking
公开(公告)号：KR1019960012586B1
公开(公告)日：1996-09-23
申请号：KR1019930011739
申请日：1993-06-25
IPC: H01L29/78
Abstract: The method of manufacturing thin film transistor comprises the steps of : forming an active layer(10) after depositing and patterning a semiconductor material on a transparent substrate; forming a gate electrode pattern after depositing and patterning a gate insulating film(12) and a gate electrode(14) on the active layer(10); forming a source/a drain region(10c,10b) by ion-injection into the exposed active region; and forming an insulating film(20) by oxidizing the exposed active region through thermal oxidation.
Abstract translation: 制造薄膜晶体管的方法包括以下步骤：在将透明衬底上的半导体材料沉积和图案化之后形成有源层（10）; 在有源层（10）上沉积和构图栅极绝缘膜（12）和栅电极（14）之后形成栅电极图案; 通过离子注入形成暴露的有源区的源/漏区（10c，10b）; 以及通过热氧化来氧化暴露的有源区而形成绝缘膜（20）。
-
公开(公告)号：KR1019950012765A
公开(公告)日：1995-05-16
申请号：KR1019930021364
申请日：1993-10-14
IPC: H01L29/786
Abstract: 본 발명은 액정디스플레이에서 특히 화소(pixel)소자의 구조 및 그 제조방법에 관한 것으로, 본 발명은 소정의 전압이 인가되는 게이트단자와 소정의 데이타신호가 입력되는 드레인단자와 소정의 노드에 접속되는 소오스단자를 가지고 공통의 전류통로를 가지는 2개의 스위칭트랜지스터와, 상기 소오스단자와 소정의 전극 노드사이에 전극의 양단이 접속되고 산화막에 의해 감싸인 구조를 가지는 스토리지캐패시터로 이루어지는 화소소자를 개시하고 있다. 이로부터 본 발명은 LCD에 있어서 TFT 트랜지스터를 채용하는 통상의 화소소 자의 동일한 점유면적을 가지면서도 전류구동능력과 캐패시턴스의 용량이 증가하는 화소소자를 제공함에 의해, 액정노드로 되는 소오스노드에 전류의 차아지시간이 고속으로 되는 장점이 있다. 또한 통상의 모오스공정을 통해 점유면적의 증가없이 종래대비 적어도 2배의 캐패시턴스를 확보할 수 있는 잇점이 발생되며, 아울러 향후 동일기판상의 레이아웃을 용이하게 하는 효과가 발생한다. 또한 이러한 잇점들이 용이한 제조공정을 통해서 달성되는 효과가 있다. 또한 LCD의 틈간비율을 감소시키지 않고서도 기생캐패시턴스의 영향 을 최대 억제할 수 있다.
-
-
公开(公告)号：KR100275206B1
公开(公告)日：2001-01-15
申请号：KR1019980016658
申请日：1998-05-09
Applicant: 한민구
IPC: H01S3/00
Abstract: PURPOSE: A method for manufacturing poly-silicon single electron device via excimer-laser irradiation is provided to obtain poly-silicon islands whose size and location are precisely controlled and to form a single electron memory using the same by applying a lithography technique and an excimer laser annealing. CONSTITUTION: An amorphous silicon layer(4), an insulating layer(2) and a buffer layer(8) are successively formed on a substrate. The buffer layer is photo-etched to pattern a window in tip shape. To crystalize the amorphous silicon, annealing by irradiation of laser energy is carried out so that at least one poly silicon grain grows and is isolated around the center portion of the patterned tip to form a large fine-grain poly silicon quantum dot(40). The substrate consists of silicon material. The excimer laser is irradiated under 250deg.C of substrate temperature and 200mJ/cm¬2 of energy level. The quantum dot is an element of poly silicon single electron device.
Abstract translation: 目的：提供通过准分子激光照射制造多晶硅单电子器件的方法，以获得其尺寸和位置被精确控制的多晶硅岛，并通过应用光刻技术和准分子形成单个电子存储器 激光退火。 构成：在基板上依次形成非晶硅层（4），绝缘层（2）和缓冲层（8）。 对缓冲层进行光刻蚀以对尖端形状的窗口进行图案化。 为了使非晶硅晶化，进行通过激光能量的照射进行退火，使得至少一个多晶硅晶粒生长并围绕图案化尖端的中心部分分离以形成大的细晶粒多晶硅量子点（40）。 衬底由硅材料组成。 在250℃的基板温度和200mJ / cm 2的能级照射准分子激光。 量子点是多晶硅单电子器件的元素。
-
公开(公告)号：KR100268065B1
公开(公告)日：2000-10-16
申请号：KR1019980007489
申请日：1998-03-06
Applicant: 한민구
IPC: H01L27/06
Abstract: PURPOSE: A horizontal-type SOI bipolar mode FET having a trench gate and a method for making the same are provided to achieve an enhanced electric characteristic, reduce a change of an element characteristic as well as an influence of a buried oxide layer. CONSTITUTION: A first conductive source area(40) is separated from a first conductive drain area(41), and they have a predetermined depth. A second conductive gate area is near to one area between the source and drain areas(40,41), insulates a gate plug deeper than the areas, and is contacted with a lower part of the trench. If the first conductive area is made of N-type impurity ion, the second conductive area is made of P-type ion. The gate plug is nearer to the source area, and is made of a polysilicon.
Abstract translation: 目的：提供具有沟槽栅的水平型SOI双极型FET及其制造方法，以实现增强的电特性，减少元件特性的变化以及掩埋氧化物层的影响。 构成：第一导电源区域（40）与第一导电漏极区域（41）分离，并且它们具有预定的深度。 第二导电栅极区域靠近源极和漏极区域（40,41）之间的一个区域，使栅极插塞比该区域更深，并且与沟槽的下部部分接触。 如果第一导电区域由N型杂质离子制成，则第二导电区域由P型离子制成。 门塞更靠近源区，由多晶硅制成。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.02 seconds)
