公开(公告)号：DE112010004355B4

公开(公告)日：2013-08-29

申请号：DE112010004355

申请日：2010-10-19

Applicant: IBM

Inventor： ANDERSON BRENT A ,  NOWAK EDWARD J ,  RANKIN JED H

IPC: H01L21/283 ,  H01L21/336 ,  H01L29/78

Abstract: Verfahren zur Bildung einer Damascene-Gate-Elektrode (100) mit kurzschlussgeschützten Bereichen, wobei das Verfahren die folgenden Schritte umfasst: Bilden (S1) einer Damascene-Gate-Elektrode (100) mit: einem Gate-Dielektrikum (12) auf einem Substrat (10); einem Gate-Leiter (40) auf dem Gate-Dielektrikum (12); einer dem Gate-Leiter (40) seitlich benachbarten leitenden Auskleidung (30); einer Abstandsschicht (20) zwischen der leitenden Auskleidung (30) und dem Substrat (10); und einem ersten Dielektrikum (50) auf dem Gate-Leiter (40); Entfernen (S3) eines Teils der leitenden Auskleidung (30); und Abscheiden (S4) eines zweiten Dielektrikums (60) auf dem verbleibenden Teil der leitenden Auskleidung (30) derart, dass mindestens ein Teil des zweiten Dielektrikums (60) sowohl dem ersten Dielektrikum (50) als auch dem Gate-Leiter (40) seitlich benachbart ist.

公开(公告)号：DE112010004355T5

公开(公告)日：2012-08-23

申请号：DE112010004355

申请日：2010-10-19

Applicant: IBM

Inventor： ANDERSON BRENT A ,  NOWAK EDWARD J ,  RANKIN JED H

IPC: H01L21/336 ,  H01L29/78

Abstract: Die vorliegende Erfindung betrifft allgemein Halbleitereinheiten und im Besonderen Damascene-Gate-Elektroden (100; 1C) mit kurzschlussgeschützten Bereichen (60) sowie geeignete Verfahren zu deren Herstellung. Ein erster Aspekt der Erfindung stellt ein Verfahren zur Bildung einer Damascene-Gate-Elektrode (100) mit kurzschlussgeschützten Bereichen (60) bereit, wobei das Verfahren die folgenden Schritte umfasst: Bilden einer Damascene-Gate-Elektrode mit: einem Gate-Dielektrikum auf einem Substrat (12); einem Gate-Leiter (40) auf dem Gate-Dielektrikum; eine dem Gate-Leiter seitlich benachbarte leitende Auskleidung (30); eine Abstandsschicht zwischen der leitenden Auskleidung und dem Substrat (20); und ein erstes Dielektrikum auf dem Gate-Leiter (60); Entfernen eines Teils der leitenden Auskleidung (30); und Abscheiden eines zweiten Dielektrikums (60) auf einem verbleibenden Teil der leitenden Auskleidung (30) derart, dass das zweite Dielektrikum sowohl dem ersten Dielektrikum als auch der Gate-Elektrode seitlich benachbart ist.

公开(公告)号：GB2487321A

公开(公告)日：2012-07-18

申请号：GB201205682

申请日：2010-10-19

Applicant: IBM

Inventor： ANDERSON BRENT A ,  NOWAK EDWARD J ,  RANKIN JED H

IPC: H01L21/28

Abstract: The present invention relates generally to semiconductor devices and, more specifically, to damascene gates (100; Fig 1C) having protected shorting regions (60) and related methods for their manufacture. A first aspect of the invention provides a method of forming a damascene gate (100) with protected shorting regions (60), the method comprising: forming a damascene gate having: a gate dielectric atop a substrate (12); a gate conductor (40) atop the gate dielectric; a conductive liner laterally adjacent the gate conductor (30); a spacer between the conductive liner and the substrate (20); and a first dielectric atop the gate conductor (60); removing a portion of the conductive liner (30); and depositing a second dielectric (60) atop a remaining portion of the conductive liner (30), such that the second dielectric is laterally adjacent both the first dielectric and the gate.

公开(公告)号：DE60138000D1

公开(公告)日：2009-04-30

申请号：DE60138000

申请日：2001-10-15

Applicant: IBM

Inventor： ADKISSON JAMES W ,  AGNELLO PAUL D ,  BALLANTINE ARNE W ,  DIVAKARUNI RAMA ,  JONES ERIN C ,  NOWAK EDWARD J ,  RANKIN JED H

IPC: H01L21/336 ,  H01L29/161 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/84 ,  H01L27/08 ,  H01L27/088 ,  H01L27/092 ,  H01L27/12 ,  H01L29/423 ,  H01L29/786

Abstract: A double gated silicon-on-insulator (SOI) MOSFET is fabricated by forming epitaxially grown channels, followed by a damascene gate. The double gated MOSFET features narrow channels, which increases current drive per layout width and provides low out conductance.

公开(公告)号：DE60229299D1

公开(公告)日：2008-11-20

申请号：DE60229299

申请日：2002-11-25

Applicant: IBM

Inventor： RANKIN JED H ,  SCHNEIDER CRAIN E ,  SMYTH JOHN S ,  WATTS ANDREW J

IPC: G03C5/00 ,  G01D18/00 ,  G03F7/20 ,  G06F17/50 ,  G06F19/00 ,  G21K5/00 ,  H01L21/027