公开(公告)号：FR2890483A1

公开(公告)日：2007-03-09

申请号：FR0509141

申请日：2005-09-08

Applicant: ST MICROELECTRONICS SA

Inventor： RIZZO PIERRE ,  MOREAUX CHRISTOPHE ,  NAURA DAVID ,  KARI AHMED

IPC: G11C14/00

Abstract: L'invention concerne une cellule mémoire volatile rémanente (PVCELL), pour mémoriser une donnée binaire (Fp) pendant un temps de rétention (Tp) indépendant d'une tension (Vcc) d'alimentation de la cellule mémoire. Selon l'invention, la cellule mémoire comprend un point mémoire capacitif (CMP) fournissant une tension rémanente (Vp) et ayant un temps de décharge déterminé, un interrupteur (T1) pour provoquer la décharge du point mémoire lorsqu'un signal d'effacement (RESET) présente une valeur active, un interrupteur (T2) pour provoquer la charge du point mémoire lorsqu'un signal d'écriture (SET) présente une valeur active, et un circuit détecteur-amplificateur (SACT) ayant une entrée (IN1) recevant la tension rémanente (Vp), et une sortie (OUT1) fournissant la donnée binaire (Fp). Application notamment à la gestion d'un drapeau d'inventaire dans un circuit intégré sans contact.

公开(公告)号：FR2877520A1

公开(公告)日：2006-05-05

申请号：FR0411754

申请日：2004-11-04

Applicant: ST MICROELECTRONICS SA

Inventor： KARI AHMED ,  NAURA DAVID

IPC: H04L7/033 ,  G07C9/00 ,  H04B5/00 ,  H04B7/00

Abstract: Procédé pour décoder un signal de données binaires codées (CD) et pour générer un signal d'horloge (CLK) synchrone avec le signal de données codées, chaque donnée binaire du signal de données codées ayant une durée prédéfinie (t0), et selon son état binaire la forme d'une période ou deux périodes d'un signal carré périodique, le procédé consistant à : générer à partir du signal de données codées (CD) un signal de détection de fronts (FD) comportant quatre impulsions par état binaire du signal de données codées, échantillonner le signal de données codées toutes les quatre impulsions du signal de détection de fronts, de manière à obtenir un signal binaire (BD) de données décodées, et générer à partir du signal de détection de fronts, un signal binaire d'horloge (CLK) synchrone avec le signal de données codées (CD), présentant un changement d'état logique toutes les deux impulsions du signal de détection de fronts.

公开(公告)号：FR2839829B1

公开(公告)日：2005-07-08

申请号：FR0205879

申请日：2002-05-14

Applicant: ST MICROELECTRONICS SA

Inventor： TARDIEU OLIVIER ,  MOREAUX CHRISTOPHE ,  KARI AHMED

IPC: H03K19/094 ,  H03K19/12

Abstract: A buffer of reduced size includes a logic gate to raise the potential level of input digital data having a first logic level to a potential equal to a low power supply potential, and to produce intermediate data if a validation signal is active. The buffer also includes a tristate inverter to produce output data, at an output, that are logically inverse to the intermediate data if the validation signal is active and having its output at high impedance if otherwise. Such a buffer is particularly useful as an output buffer for contact cards using a power supply potential different from a potential powering a reader with which the card communicates.

公开(公告)号：FR2835328B1

公开(公告)日：2005-04-08

申请号：FR0201124

申请日：2002-01-31

Applicant: ST MICROELECTRONICS SA

Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  TARDIEU OLIVIER

IPC: G06K19/07 ,  G05F5/00 ,  G06K19/073

公开(公告)号：FR2823339A1

公开(公告)日：2002-10-11

申请号：FR0104562

申请日：2001-04-04

Applicant: ST MICROELECTRONICS SA

Inventor： KARI AHMED ,  MOREAUX CHRISTOPHE

IPC: G06K7/10 ,  G06K19/07 ,  G07C9/00 ,  G06K7/00

Abstract: The integrated circuit (CIC) has a comparator (SCOMP) which receives an incoming (RFI) selection code (MV) from a shift register (SREG) and register loading means (CNTR). The comparator also receives the integrated circuit identification (ID) from a series memory (SMEM) and if the two are compatible data in the shift register after shifting (CNTR) are sent to a communication interface (ADC,RFI) at a determined time Independent claims are also included for the following: Smartcard or portable electronic label equipped to execute selective identification request. Method for executing in integrated circuit a selective identification request accompanied by a selection code

公开(公告)号：FR2808140B1

公开(公告)日：2002-07-05

申请号：FR0005105

申请日：2000-04-20

Applicant: ST MICROELECTRONICS SA

Inventor： BARDOUILLET MICHEL ,  KARI AHMED

IPC: G01R31/00 ,  G01R31/02 ,  G06K19/07 ,  H03K5/00 ,  H03K23/54

Abstract: The circuit for detecting the frequency of binary signals includes a circuit for detecting rising edges in the binary signals, a measuring circuit for measuring the period between the rising edges which supplies a logic state, and a shift register whose input latch stores the logic state. Also, the detecting circuit includes a shift circuit for shifting logic states of the shift register, and a decoding circuit for decoding logic states of the register, and which supplies a signal validating the signals. The detecting circuit can be used in contactless chip card readers.

公开(公告)号：FR2796226B1

公开(公告)日：2001-08-10

申请号：FR9909051

申请日：1999-07-09

Applicant: ST MICROELECTRONICS SA

Inventor： KARI AHMED ,  TIWARI VINEET

IPC: G06K7/00 ,  H03K9/04 ,  H03M7/00 ,  G06K19/073 ,  H03K7/04