中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

45 records (took 0.029 seconds)

    31.
    发明专利
    未知

    公开(公告)号：FR2863745B1

    公开(公告)日：2006-06-30

    申请号：FR0314743

    申请日：2003-12-16

    Applicant: ST MICROELECTRONICS SA

    Inventor： RIZZO PIERRE ,  MOREAUX CHRISTOPHE

    IPC: G06K19/073 ,  G06F12/14 ,  G06K19/07

    Abstract: The memory (30) has user identification (UID) zone adapted to store an identifier of a radio frequency identification type contactless label. A specific computer word (RES) reserved in a user zone is adapted to store a deactivation value permitting to avoid reading and/or transmission of the identifier in response to a radio interrogation signal transmitted by a remote interrogation unit. An independent claim is also included for a method for permanently deactivating a radio frequency identification type contactless label.

    32.
    发明专利
    未知

    公开(公告)号：FR2839829B1

    公开(公告)日：2005-07-08

    申请号：FR0205879

    申请日：2002-05-14

    Applicant: ST MICROELECTRONICS SA

    Inventor： TARDIEU OLIVIER ,  MOREAUX CHRISTOPHE ,  KARI AHMED

    IPC: H03K19/094 ,  H03K19/12

    Abstract: A buffer of reduced size includes a logic gate to raise the potential level of input digital data having a first logic level to a potential equal to a low power supply potential, and to produce intermediate data if a validation signal is active. The buffer also includes a tristate inverter to produce output data, at an output, that are logically inverse to the intermediate data if the validation signal is active and having its output at high impedance if otherwise. Such a buffer is particularly useful as an output buffer for contact cards using a power supply potential different from a potential powering a reader with which the card communicates.

    35.
    发明专利
    未知

    公开(公告)号：FR2823339A1

    公开(公告)日：2002-10-11

    申请号：FR0104562

    申请日：2001-04-04

    Applicant: ST MICROELECTRONICS SA

    Inventor： KARI AHMED ,  MOREAUX CHRISTOPHE

    IPC: G06K7/10 ,  G06K19/07 ,  G07C9/00 ,  G06K7/00

    Abstract: The integrated circuit (CIC) has a comparator (SCOMP) which receives an incoming (RFI) selection code (MV) from a shift register (SREG) and register loading means (CNTR). The comparator also receives the integrated circuit identification (ID) from a series memory (SMEM) and if the two are compatible data in the shift register after shifting (CNTR) are sent to a communication interface (ADC,RFI) at a determined time Independent claims are also included for the following: Smartcard or portable electronic label equipped to execute selective identification request. Method for executing in integrated circuit a selective identification request accompanied by a selection code

    36.
    发明专利
    未知

    公开(公告)号：DE69900032T2

    公开(公告)日：2001-03-22

    申请号：DE69900032

    申请日：1999-05-26

    Applicant: ST MICROELECTRONICS SA

    Inventor： MOREAUX CHRISTOPHE ,  LECONTE BRUNO

    IPC: G11C7/10 ,  G11C7/00

    Abstract: The integrated circuit (1) comprises two memory units (MEM1,MEM2) connected to an input/output (E/S) bus (2), external and internal address buses (3,4). A redirection circuit and the first memory unit are configurable according to two formats with inputs of a selection signal (Sel). The first memory unit, which is configurable according to two different formats, is of much higher capacity than the second memory unit of a fixed format, e.g. 16 bits and 8 bits formats. A variant of the device comprises inputs of two selection signals to the memory units and to the redirection circuit, or two redirection circuits with separate inputs of the selection signals. The redirection circuit contains one or two multiplexers controlled by the selection signal, or four multiplexers and two ports for the input of two selection signals.

    CIRCUIT INTEGRE AYANT UNE MEMOIRE DE DONNEES PROTEGEE CONTRE L'EFFACEMENT UV
    39.
    发明专利
    CIRCUIT INTEGRE AYANT UNE MEMOIRE DE DONNEES PROTEGEE CONTRE L'EFFACEMENT UV 未知

    公开(公告)号：FR2890485A1

    公开(公告)日：2007-03-09

    申请号：FR0508983

    申请日：2005-09-02

    Applicant: ST MICROELECTRONICS SA

    Inventor： NAURA DAVID ,  MOREAUX CHRISTOPHE ,  KARI AHMED ,  RIZZO PIERRE

    IPC: G11C16/22

    Abstract: L'invention concerne un procédé pour protéger contre un effacement global de données un circuit intégré (IC1) comprenant une mémoire de données programmable électriquement (MEM1) et une unité de contrôle (CTU) pour exécuter des commandes de lecture ou d'écriture de la mémoire. Le procédé comprend les étapes consistant à prévoir dans le circuit intégré des cellules mémoire témoin programmables électriquement (TZ), à la mise en service du circuit intégré, enregistrer dans les cellules mémoire témoin des bits de valeur déterminée formant une combinaison de bits autorisée et, pendant le fonctionnement du circuit intégré suivant sa mise en service, lire et évaluer les cellules mémoire témoin et bloquer le circuit intégré si les cellules mémoire témoin contiennent une combinaison de bits interdite différente de la combinaison autorisée.

    PROCEDE DE VERIFICATION DE L'EFFACEMENT PAR BLOC D'UNE MEMOIRE
    40.
    发明专利
    PROCEDE DE VERIFICATION DE L'EFFACEMENT PAR BLOC D'UNE MEMOIRE 未知

    公开(公告)号：FR2890468A1

    公开(公告)日：2007-03-09

    申请号：FR0509142

    申请日：2005-09-08

    Applicant: ST MICROELECTRONICS SA

    Inventor： NAURA DAVID ,  MOREAUX CHRISTOPHE ,  KARI AHMED ,  RIZZO PIERRE

    IPC: G06F12/16 ,  G11C16/00

    Abstract: L'invention concerne un procédé de vérification de l'état d'un ensemble de cellules mémoire d'une mémoire comprenant des cellules mémoire (MC) agencées dans un plan mémoire (MA), des moyens de sélection (RDEC, CDEC) d'une cellule mémoire, et un circuit de lecture (SA) pour fournir un état de la cellule mémoire sélectionnée selon que la cellule mémoire sélectionnée est conductrice ou non conductrice. Le procédé selon l'invention comprend des étapes au cours desquelles toutes les cellules mémoire d'un ensemble regroupant plusieurs cellules mémoire sont sélectionnées, puis connectées simultanément au circuit de lecture (SA), et le circuit de lecture fournit un état global de toutes les cellules mémoire sélectionnées auxquelles il est connecté, si celles-ci sont simultanément non conductrices. Application à la vérification d'une commande d'effacement par bloc d'une mémoire.

Patent Agency Ranking