-
公开(公告)号：KR101015122B1
公开(公告)日：2011-02-16
申请号：KR1020090044090
申请日：2009-05-20
Applicant: 고려대학교 산학협력단
Abstract: 본 발명은 패리티 보존형 가역 논리 게이트, 이를 이용한 TG 게이트 및 풀애더에 관한 것으로서 입력값이 a,b,c인 경우, 출력값이 P= , Q= , R=b이고, 을 만족하는 것을 특징으로 하며, 기존의 TG 게이트와 풀애더보다 적은 논리적 연산량, 클럭 주기 및 garbage 입/출력 값을 요구하는 TG 게이트 및 풀애더를 제공할 수 있다. 또한 기존의 TG 게이트와 풀애더에 사용되는 게이트보다 적은 게이트를 이용하기 때문에 발생하는 열이 적으므로 컴퓨터에 사이즈를 소형화할 수 있다.
-
公开(公告)号：KR100991713B1
公开(公告)日：2010-11-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: 본 발명은 AES 암호 시스템의 마스킹 기술에 관한 것이며, 본 발명에 따른 마스킹을 이용한 AES 역원 연산 장치는 복합체 GF(((2
2 )
2 )
2 ) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환부; 상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((2
2 )
2 ) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산부; 및 상기 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((2
2 )
2 ) 상의 곱셈 및 배타적논리합 연산과 필드 변환(field conversion)을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((2
2 )
2 )
2 ) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환부를 포함하여, 차분전력분석에 강인하면서도 하드웨어 효율 및 연산 속도를 개선한다는 이점을 제공한다.-
公开(公告)号：KR1020100059571A
公开(公告)日：2010-06-04
申请号：KR1020080118386
申请日：2008-11-26
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
Abstract: PURPOSE: An AES inversion arithmetic device and method using masking, and an AES cryptosystem using the same, are provided to reduce the amount of overlapped multiplication by using a masking inversion arithmetic method on top of a composite. CONSTITUTION: A masking field converter(910) generates the addition-masked output value on a subfield GF((2^2)^2) in relation to an element(A) on the composite GF(((2^2)^2)^2) by using first masking data. A masking inversion arithmetic unit(920) generates the addition-masked inversion arithmetic value on the subfield GF((2^2)^2) in relation to the addition-masked output value of the masking field converter by using second masking data. A masking field inverting unit(930), in relation to the addition-masked inversion arithmetic value of the masking inversion arithmetic unit, produces the addition-masked inversion arithmetic result on the composite GF(((2^2)^2)^2) corresponding to the element by using field conversion, an exclusive OR operation, and a multiplication operation on the subfield GF((2^2)^2).
Abstract translation: 目的：提供一种使用掩蔽的AES反演算术装置和方法，以及使用其的AES密码系统，以便通过在复合体之上使用掩蔽反演算术方法来减少重叠乘法的量。 构成：掩模场转换器（910）相对于复合GF（（（2 ^ 2）^ 2上的元素（A））在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的输出值 ）^ 2）。 掩蔽反演算术单元（920）通过使用第二掩蔽数据相对于掩蔽场转换器的加法屏蔽的输出值，在子场GF（（2 ^ 2）^ 2）上产生加法掩蔽的反演算术值。 掩蔽场反转单元（930）相对于掩蔽反演算术单元的加法掩蔽反演算术值，在复合GF（（（2 ^ 2）^ 2）^ 2上产生加法掩蔽反演算术结果 ），通过使用场转换，异或运算和对子场GF（（2 ^ 2）^ 2）的乘法运算来对应于该元素）。
-
44.发明授权
公开(公告)号：KR100954843B1
公开(公告)日：2010-04-28
申请号：KR1020080085332
申请日：2008-08-29
Applicant: 고려대학교 산학협력단
Abstract: 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법, 그 장치 및 이를 기록한 기록 매체가 개시된다.
본 발명에 따른 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법은, 유한체 의 두 원소인 에 있어서 승수 및 피승수 를 이용하여 유한체 곱셈의 결과값 를 생성하는 센서 모트에서의 블록 인덱싱 기반의 타원 곡선 암호 연산 방법에 있어서, 상기 승수 의 워드를 프로세스 워드 사이즈 에 의해 개의 워드로 분할하여 분할 워드를 생성하는 단계; 상기 분할된 개의 워드 각각을 4비트 윈도우 사이즈 로 분할함으로써 복수 개의 블록으로 상기 승수 의 워드를 구분하는 단계; 상기 복수 개의 블록 중 홀수 번째에 위치한 블록을 순서대로 블록 인덱싱하여 제1영역을 형성하고, 짝수 번째에 위치한 블록을 순서대로 블록 인덱싱하여 제2영역을 형성하는 단계; 상기 블록 인덱싱된 블록 내에서 연속된 상하위의 두 개의 4비트 비트열을 각각 스캔하고, 스캔된 상기 두 개의 비트열에 의해 연산되는 각각의 인덱스 값을 기반으로 상기 피승수 의 두 개의 사전 연산 테이블을 로드하고, 상기 두 개의 사전 연산 테이블 및 유한체 곱셈의 중간 결과값의 대응 워드를 입력값으로 하여 상기 유한체 곱셈의 중간 결과값을 갱신하는 단계; 상기 유한체 곱셈의 중간 결과값을 상기 블록 인덱싱값에 따 라 증가된 주소에 해당하는 상기 유한체 곱셈의 결과값 에 저장함으로써 상기 유한체 곱셈의 결과값 를 생성하는 단계; 및 상기 제 1 영역에 해당하는 모든 워드를 기반으로 상기 유한체 곱셈의 결과값 가 생성되면, 상기 제 1 영역에 해당하는 모든 워드의 유한체 곱셈의 결과값 를 4비트 레프트 쉬프트하는 단계를 포함한다.
본 발명에 의하면, 16비트 또는 32비트 워드와 같은 확장된 워드를 사용하는 저전력 프로세서에서 메모리에 위치한 상의 원소에 접근하는데 드는 연산 부하를 감소시킬 수 있고, 레프트 투 라이트 결합 곱셈 연산 중에 중간 결과값을 레프트 쉬프트 하는 횟수를 감소시킴으로써 저전력 센서 모트에서 키 공유 및 키 인증시에 연산 부하를 감소시킬 수 있고, 고속의 프로세싱 속도를 제공할 수 있는 효과가 있다.-
公开(公告)号：KR100858559B1
公开(公告)日：2008-09-16
申请号：KR1020060119654
申请日：2006-11-30
Applicant: 고려대학교 산학협력단
Abstract: 잉여 이진수의 덧셈 방법, 잉여 이진수의 곱셈 방법, 잉여 이진수 덧셈기 및 잉여 이진수 곱셈기가 개시된다.
본 발명은 승수를 Y, 피승수를 X, 모듈러 값을 M이라고 할때, 임의의 잉여 이진수 X, Y의 곱셈을 수행하는 암호화 시스템의 곱셈기에 있어서, 상기 X의 최하위 비트부터 순서대로 바이너리 값으로 변환하는 배럴 레지스터 전가산기, 상기 변환된 X의 비트 값에 따라 상기 Y, 상기 M, 상기 Y와 M을 더한 값 또는 0 중 어느 하나를 선택하는 멀티플렉서, 상기 선택된 값과 상기 X에 대한 바이너리 값을 제1덧셈을 수행하여 바이너리 값인 캐리 및 음의 수인 섬으로 구성되는 상기 제1덧셈의 결과를 생성하고, 상기 제1덧셈의 캐리 중 이전 자리의 캐리, 상기 제1덧셈의 섬 및 상기 X에 대한 음의 수를 더하는 제2덧셈을 수행하여 음의 수인 캐리 및 바이너리 값인 섬으로 구성되는 상기 제2덧셈의 결과를 생성하며, 상기 배럴 레지스터 전가산기가 상기 X의 최상위 비트를 바이너리 값으로 변환할 때까지 상기 잉여 이진수 덧셈기가 상기 제1덧셈 및 상기 제2덧셈을 반복 수행하는 잉여 이진수 덧셈기 및 상기 제1덧셈 및 상기 제2덧셈의 반복 수행 중에 상기 제2덧셈의 결과를 상기 X에 대한 바이너리 값 및 상기 X에 대한 음의 수에 적용하는 어큐뮬레이터를 포함한다.
본 발명에 의하면, 캐리 전파 없이 결합기의 기능을 하는 덧셈기를 제공할 수 있고, 몽고메리 곱셈의 대부분의 임계 경로 지연 시간을 차지하는 세 피연산자 의 덧셈을 수행하는 부분에 잉여 이진수 개념을 도입하고 새롭게 제안된 잉여 이진수 덧셈기를 사용하여 공간 복잡도 및 시간 복잡도를 줄일 수 있으며, 반복하는 모듈러 곱셈으로 이루어진 RSA 암호 시스템과 곱셈기에서 중요 구성 기능 블록인 여러 시스템들이 간단하게 구현될 수 있게 한다.-
Patent Agency Ranking
公开(公告)号：KR1020170135371A
公开(公告)日：2017-12-08
申请号：KR1020160067173
申请日：2016-05-31
Applicant: 고려대학교 산학협력단
IPC: H04L9/30
CPC classification number: H04L9/302 , H04L2209/046 , H04L2209/08
Abstract: RSA 암호시스템의지수승연산에이용되는사전연산테이블생성방법을제공한다. 본발명의일 실시예에따른 RSA 암호시스템의지수승연산에이용되는사전연산테이블생성방법은 RSA 암호문을개인키지수, 공개키, 랜덤지수및 랜덤한블라인딩값을기반으로소정비트단위로지수승연산하여복호화할때 이용되는사전연산테이블을생성하는방법에있어서, 상기블라인딩값및 상기공개키중 적어도하나에기초하여복수의고정값과하나의변동값을결정하는단계; 상기복수의고정값, 상기변동값및 상기사전연산테이블에저장된사전연산값중 적어도하나에기초하는복수의상기사전연산값각각을상기사전연산테이블의대응되는인덱스에저장하는단계; 및상기변동값과상기암호문을곱한값을새로운상기변동값으로하여, 소정의완료조건을만족할때까지, 상기대응되는인덱스에저장하는단계를반복하여수행하는단계를포함한다.
Abstract translation: 以及用于RSA密码系统的求幂操作的预操作表生成方法。 在预定的位单元在RSA密码求幂运算中使用，按照本发明的索引的一个实施例的预先计算的表生成方法根据私有密钥索引中的公共密钥，随机指数和随机开花dinggap的RSA密文 解码将W操作时将用于生成预计算表的方法，该方法包括：确定多个固定值和所述盲dinggap的变化值的和基于在公开密钥中的一个的至少; 存储所述多个固定值，所述变化值和基于至少花枝多个预计算值的预先计算的表，所述存储在每一预先计算的表中的对应的索引的预计算值; 并且将通过将方差值和密文乘以所获得的值作为新的方差值存储在相应的索引中，直到满足预定的完成条件。
-
公开(公告)号：KR101663544B1
公开(公告)日：2016-10-07
申请号：KR1020150061196
申请日：2015-04-30
Applicant: 고려대학교 산학협력단
Abstract: 본발명은내용주소화메모리기반의암호화장치에관한것으로, 메모리에저장된데이터접근시 상기데이터자체를검색하는내용주소화메모리(content addressable memory, CAM)를포함하되, 상기내용주소화메모리는, 복수행으로이루어져데이터를저장하는내용주소화메모리셀과, 상기내용주소화메모리셀에저장된데이터를검색하기위해검색데이터를입력받는서치라인드라이버(search line driver) 및상기검색데이터와상기내용주소화메모리셀에저장된데이터의각 행을비교하여일치하는행의주소를출력하는인코더를포함하며, 상기내용주소화메모리단독으로물리적복제방지기능(physically unclonable functions, PUFs)을구현하는것을특징으로한다.
-
公开(公告)号：KR1020160105618A
公开(公告)日：2016-09-07
申请号：KR1020150028245
申请日：2015-02-27
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/0618 , H04L9/0816 , H04L2209/805
Abstract: 본발명은 PRINTcipher를이용한경량암호장치에관한것으로, 블록암호운용방식에따르는하드웨어처리기및 하드웨어처리기와연결되어통신하는 GEZEL 코-프로세서(co-processor)를포함하며, GEZEL 코-프로세서는, GEZEL IP(intellectual property) 블록및 경량암호 PRINTcipher 기법을데이터패스를이용한유한상태기계(Finite state machine with datapath, FSMD) 방식으로동작시키는하드웨어 IP를포함한다.
Abstract translation: 本发明涉及一种使用PRINTcipher的轻量级加密装置，其包括根据块密码操作方法的硬件处理器和与硬件处理器进行通信的GEZEL协处理器以彼此连接。 GEZEL协处理器包括GEZEL知识产权（IP）块和硬件IP，通过使用数据路径在具有数据路径（FSMD）方法的有限状态机中执行轻量级加密PRINTcipher技术。
-
公开(公告)号：KR101636671B1
公开(公告)日：2016-07-21
申请号：KR1020140154707
申请日：2014-11-07
Applicant: 고려대학교 산학협력단
Abstract: 본발명은스마트미터칩에관한것으로, 스마트그리드에이용되는스마트미터칩에있어서, 전력량을측정하는미터링부, 및타원곡선암호를이용하여상기측정된전력량의데이터를암호화하거나객체인증을수행하는보안인증부를포함하고, 하나의칩 형태로구현되는것을특징으로함으로써, 스마트그리드환경에서안전한제품운용이가능하다.
-
50.发明授权재배치를 통한 트리플-베이스 체인 기반 타원곡선 스칼라 곱셈을 위한 연산 장치 및 방법 有权计算装置和方法用于三相链ELELIPTIC CURVE SCALAR MULTIPLICATION BY REORDERING
公开(公告)号：KR101524661B1
公开(公告)日：2015-06-03
申请号：KR1020140040091
申请日：2014-04-03
Applicant: 고려대학교 산학협력단
CPC classification number: H04L9/3066
Abstract: 본발명은 {2,3,5} 트리플-베이스체인(Triple-Base Chain) 기반타원곡선스칼라곱셈을위한연산장치및 방법에관한것으로, 본발명에따른타원곡선스칼라곱셈을위한연산방법은스칼라곱셈연산식내에존재하는중복연산을활용할수 있는연산에대해서선 계산된연산을활용하여다른연산식으로대체하고, 중복연산을이용하여밑수(Base)의연산순서를재배치(reordering)함으로써타원곡선스칼라곱셈의고속화방법을제안한다.
Abstract translation: 本发明涉及一种基于重新排序的{2,3,5}基于三基链的椭圆曲线标量乘法的计算装置和方法。 根据本发明，计算方法提出了一种加速椭圆曲线标量乘法的方法，通过利用预先计算的操作替换可以利用标量乘法运算中的重叠运算的操作与另一操作，并重新排序 通过使用重叠操作操作基地。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.029 seconds)
