-
公开(公告)号：KR100545071B1
公开(公告)日：2006-01-24
申请号：KR1020030039877
申请日：2003-06-19
Applicant: 삼성전기주식회사
IPC: H01L23/48
CPC classification number: H01L2224/45144 , H01L2224/48091 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
Abstract: 본 발명은 도금 인입선이 단축된 패키지 기판 및 그 제조방법에 관한 것으로, a) 베이스 기판 상에 형성된 회로 패턴; b) 상기 회로 패턴으로 인출되며, 그 인출되는 길이가 최소가 되도록 하는 상기 베이스 기판 상의 지점으로부터 상기 베이스 기판의 외측으로 인출되는 도금 인입선; 및 c) 상기 도금 인입선에 도금용 전원을 인가하기 위한 도금용 단자를 포함하며, 상기 패키지 기판은, 동도금층 상부에 드라이필름을 적층하는 단계; 상기 드라이 필름을 현상하는 단계; 상기 드라이필름이 적층된 부분 이외의 부분의 동박을 식각에 의해 제거하여 도금 인입선이 동도금층을 포함하는 패키지 기판 내부로부터 기판 외부로 인출되도록 회로 패턴을 형성하는 단계; 상기 회로 패턴된 기판 상부에 솔더 레지스트를 도포하는 단계; 상기 도포된 솔더 레지스트를 노광, 현상 및 건조시키는 단계; 상기 솔더 레지스트가 도포된 부분 이외의 부분에 상기 도금 인입선을 통해 전해 금도금하는 단계; 및 상기 도금 인입선을 절단하는 단계를 포함한다.
패키지 기판, 금도금, 동도금, 드라이필름, 와이어 본딩, 솔더볼Abstract translation: 目的：提供封装基板及其制造方法，以通过缩短电镀引线的长度来提高产品设计的自由度。 构成：封装基板包括形成在基底基板上的电路图案，朝向电路图案拉出的电镀引线（21），以最小化拉伸长度;以及电镀端子（24），用于向电镀引线 线。 形成镀铜层以电连接电路。 在铜镀层的顶部的预定部分上形成引线接合焊盘（22）。 在镀铜层顶部的预定部分上形成焊球垫（23）。
-
公开(公告)号：KR1020050064292A
公开(公告)日：2005-06-29
申请号：KR1020030095648
申请日：2003-12-23
Applicant: 삼성전기주식회사
Abstract: 본 발명은 반도체 기판 및 그 제조 방법에 관한 것으로서, 회로패턴이 형성된 다수의 반도체 패키지로 구성된 스트립 시트와, 상기 스트립 시트의 이송 및 휨 현상을 방지하기 위하여 상기 스트립 시트의 일측면에 부착되는 보강부재를 포함하여 구성되고, 상기 보강부재는 에폭시 수지로 형성된 더미 시트인 것을 특징으로 한다.
따라서, 본 발명은 반도체 패키기자 형성된 스트립 시트의 일측면상에 더미 시트를 부착시킴으로써, 반도체 제작 공정중에 발생하는 휨불량을 저감시킬 뿐 아니라 생산성을 향상시키는 효과를 제공한다.-
公开(公告)号：KR1020050024017A
公开(公告)日：2005-03-10
申请号：KR1020030061812
申请日：2003-09-04
Applicant: 삼성전기주식회사
IPC: H01L21/60
CPC classification number: H01L23/525 , H01L23/3128 , H01L23/49833 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L2224/05599 , H01L2224/48091 , H01L2224/4813 , H01L2224/48227 , H01L2224/484 , H01L2224/4911 , H01L2224/85399 , H01L2225/0651 , H01L2225/06565 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01015 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/15184 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2924/00012
Abstract: PURPOSE: A BGA(Ball Grid Array) package and a manufacturing method thereof are provided to obtain high density memory performance from the package by stacking a plurality of semiconductor chips using edge bonding metal patterns. CONSTITUTION: A BGA package includes a substrate(10) with circuit patterns(11), a plurality of semiconductor chips(20,20') stacked with each other on the substrate, edge bonding metal patterns, connection members(30,30') for connecting electrically the edge bonding metal patterns with the circuit patterns of the substrate, an encapsulating member(40) for protecting the chips, and solder balls(50) under the substrate. Each chip includes center bonding pads(21). The edge bonding metal pattern is prolonged to an edge direction of the chip and electrically connected with the center bonding pad.
Abstract translation: 目的：提供BGA（球栅阵列）封装及其制造方法，以通过使用边缘焊接金属图案堆叠多个半导体芯片从封装获得高密度存储器性能。 构成：BGA封装包括具有电路图案（11）的基板（10），在基板上彼此堆叠的多个半导体芯片（20,20'），边缘焊接金属图案，连接构件（30,30'） 用于将边缘焊接金属图案与基板的电路图案电连接，用于保护芯片的封装构件（40）以及衬底下方的焊球（50）。 每个芯片包括中心焊盘（21）。 边缘焊接金属图案延伸到芯片的边缘方向并与中心焊盘电连接。
-
公开(公告)号：KR100340408B1
公开(公告)日：2002-06-12
申请号：KR1019990055413
申请日：1999-12-07
Applicant: 삼성전기주식회사
IPC: H01L21/66
Abstract: 본발명은반도체칩이장착되는비 지에이기판인단일(One Piece) 패키지기판의지그핀을통한전기특성검사시, 스트립형태의패키지기판을연속검사하여단일패키지기판으로손쉽고, 용이하게제작할수 있도록한단일패키지기판의전기검사장치에관한것으로그 기술적인구성은, 상측으로회로패턴부(120)가각각인쇄되는다수의패키지기판(110)이일체로스트립형태로연설토록되며, 상기스트립상으로연속배열되는각각의패키지기판(110) 사이에는단일패키지기판(110)의분리를위하여절단홈(130)이형성되고, 상기연속배열되는패키지기판(110)의스트립양측단부에는기판의고정을위한기판가이드홀(140)이형성되어상기기판가이드홀(140) 내부에는기판고정핀(150)이내삽토록되며, 이때상기스트립(160)에는기판가이드홀(140)의형성을위한여유부(170)가형성되는것을요지로한다.
-
公开(公告)号：KR100276275B1
公开(公告)日：2001-04-02
申请号：KR1019980056823
申请日：1998-12-21
Applicant: 삼성전기주식회사
IPC: H05K3/00
Abstract: 본 발명의 인쇄회로기판 가공방법은 가이드홀이 형성되지 않은 기판의 외곽을 정밀하게 가공하기 위한 것으로, 낱개의 기판이 복수개 형성된 기판패널을 1차 가공하여 각 낱개의 기판의 3면을 외곽 가공하는 단계와, 기판패널을 지그에 지지하는 단계와, 지그에 지지된 기판패널을 2차 가공하여 각 낱개의 기판의 나머지 한면을 외곽 가공하는 단계로 이루어진다. 지그에는 H형상의 틀이 복수개 형성되어 각 H형상에 낱개의 기판이 각각 고정 유지된다.
-
Patent Agency Ranking
公开(公告)号：KR1020010005136A
公开(公告)日：2001-01-15
申请号：KR1019990025934
申请日：1999-06-30
Applicant: 삼성전기주식회사
IPC: H01L23/48
CPC classification number: H01L2224/48091 , H01L2224/73265 , H01L2924/00014
Abstract: PURPOSE: A method for making a package substrate is provided to make a high-density package substrate by connecting a gilding incoming line to many ball pads, and enhance a reliability of a substrate. CONSTITUTION: An inner layer circuit(20) is formed on many base substrate(10). The base substrates(10) are integrated as one body through a vacuum pressurization. Many via holes(30) are formed on the stacked base substrate(10). Outer layer circuit(40), a solder ball pad and a gold gilding incoming line(50) are formed on the stacked base substrate(10). The outer layer circuit(40) includes a bond finger. The bond finger(40a) and the solder ball pad are gilt with a gold through the gilding incoming line(50). A pad connection part of the gilding incoming line(50) is partially removed. A solder mask(70) is formed to an outer part of the outer layer circuit(40) of the substrate(10).
Abstract translation: 目的：提供一种制造封装衬底的方法，通过将镀金入线连接到许多球垫来提高高密度封装衬底，并提高衬底的可靠性。 构成：在多个基底（10）上形成内层电路（20）。 基底基板（10）通过真空加压成为一体。 在堆叠的基底（10）上形成许多通孔（30）。 在层叠的基板（10）上形成有外层电路（40），焊球焊盘和金镀金线（50）。 外层电路（40）包括粘合指状物。 粘结指状物（40a）和焊球垫通过镀金线（50）镀金。 部分地移除镀金入线（50）的垫连接部分。 在衬底（10）的外层电路（40）的外部形成有焊料掩模（70）。
-
公开(公告)号：KR1020000019911A
公开(公告)日：2000-04-15
申请号：KR1019980038263
申请日：1998-09-16
Applicant: 삼성전기주식회사
IPC: H05K3/42
CPC classification number: H05K3/4623 , H05K1/115 , H05K3/429
Abstract: PURPOSE: A fabricating method for printed circuit board is provided to improve an adhesive strength between a main board and a sub board by forming two holes overlapping each other on the sub board, treating according to an overlapped part, thereby making the cut holes maintain a constant size over the size of a half circle, thereby making a solder paste flow easily into the holes. CONSTITUTION: A first hole(8a) and a second hole(8b) overlapping each other are formed on a first board(3). A metal layer is formed at the periphery and inside of the first and the second holes. The first hole and the second holes are treated according the overlapping part and a part of the first board. The first board is mounted on a mounting pad(5) of a second board coated with a solder paste(9). For the cut holes maintain a constant size over the size if a half circle, the solder paste flow into the holes easily.
Abstract translation: 目的：提供一种用于印刷电路板的制造方法，通过在副基板上形成彼此重叠的两个孔来改善主板和副基板之间的粘合强度，根据重叠部分进行处理，从而使切割孔保持为 恒定尺寸的半圆形尺寸，从而使焊膏容易流入孔中。 构成：在第一板（3）上形成彼此重叠的第一孔（8a）和第二孔（8b）。 在第一孔和第二孔的周边和内侧形成有金属层。 第一孔和第二孔根据第一板的重叠部分和一部分进行处理。 第一板安装在涂有焊膏（9）的第二板的安装垫（5）上。 如果切割孔半径保持恒定的尺寸，则焊膏容易流入孔中。
-
公开(公告)号：KR1020150040578A
公开(公告)日：2015-04-15
申请号：KR1020130119267
申请日：2013-10-07
Applicant: 삼성전기주식회사
IPC: H01L23/02
CPC classification number: H01L23/02
Abstract: 본발명은기판스트립에관한것으로, 기판유닛이형성된기판영역과상기기판영역외측을둘러싸도록형성된더미영역을포함하는기판스트립에있어서, 상기더미영역에형성되는보강비아및 상기보강비아가서로연결되도록형성된보강패턴을포함한다.
Abstract translation: 本发明涉及一种基板条，其包括：形成基板单元的基板区域和围绕上述基板区域的外侧形成的虚拟区域。 本发明包括要形成在上述虚拟区域中的加强通孔和要形成为用于上述加强通孔的加强图案以彼此连接。
-
公开(公告)号：KR101476774B1
公开(公告)日：2014-12-26
申请号：KR1020130055201
申请日：2013-05-15
Applicant: 삼성전기주식회사
CPC classification number: H01L2224/10 , H01L2224/48091 , H01L2924/00014
Abstract: 패키지용기판과그 제조방법및 전자소자패키지와그 제조방법이개시된다. 일면에패드와회로패턴이형성된베이스기판; 상기패드가노출되도록상기베이스기판에코팅된솔더레지스트(solder resist); 및상기솔더레지스트상에, 제1 전자소자를지지하기위하여상기제1 전자소자가장자리의위치에대응하여, 잉크젯의잉크분사에의하여형성되는복수의포스트(post)를포함하고, 복수의상기포스트의내측에는, 상기제1 전자소자보다폭이더 좁은제2 전자소자가수용되는공간이마련되는것을특징으로하는패키지용기판과그 제조방법및 전자소자패키지와그 제조방법이제공된다.
-
公开(公告)号：KR1020130046726A
公开(公告)日：2013-05-08
申请号：KR1020110111269
申请日：2011-10-28
Applicant: 삼성전기주식회사
CPC classification number: H05K3/284 , H01L21/565 , H01L23/28 , H01L23/3121 , H01L2224/32225 , H01L2924/0002 , H05K3/0035 , H05K3/303 , H05K2201/09063 , H05K2201/09072 , H05K2203/1316 , H05K2203/1327 , H01L2924/00
Abstract: PURPOSE: A circuit board, a method for manufacturing a circuit board, and a semiconductor package with the circuit board are provided to improve the packing effect of a molding material by removing voids. CONSTITUTION: A base substrate(110) has a device mounting region. An electrical element is formed in the device mounting region. A resist pattern(120) covers a base substrate. The resist pattern exposes the device mounting region. A circuit pattern(114) is formed on an insulating layer(112).
Abstract translation: 目的：提供电路板，制造电路板的方法以及具有电路板的半导体封装，以通过去除空隙来提高成型材料的包装效果。 构成：基底（110）具有装置安装区域。 在元件安装区域中形成电气元件。 抗蚀剂图案（120）覆盖基底。 抗蚀剂图案暴露了装置安装区域。 电路图案（114）形成在绝缘层（112）上。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.022 seconds)
