패키지 기판 및 패키지 기판 제조 방법

    公开(公告)号:KR102254874B1

    公开(公告)日:2021-05-24

    申请号:KR1020140066389

    申请日:2014-05-30

    Abstract: 본발명은패키지기판및 패키지기판제조방법에관한것이다. 본발명의실시예에따른패키지기판은제1 절연층, 제1 절연층의하부에형성된제2 절연층, 제1 절연층에매립되며, 제1 전극, 제2 전극및 제1 전극과제2 전극사이에형성된유전체층을포함하는캐패시터, 제1 절연층및 제2 절연층에형성된회로층및 캐패시터와회로층또는제1 절연층과제2 절연층에형성된회로층사이에형성되어상호전기적으로연결하는비아를포함하며, 제1 전극의상면은제1 절연층으로부터노출되도록형성된다.

    회로기판
    5.
    发明授权

    公开(公告)号:KR102253473B1

    公开(公告)日:2021-05-18

    申请号:KR1020140130924

    申请日:2014-09-30

    Abstract: 회로기판은그라파이트또는그래핀으로이루어지는제1 열전달용구조체를포함하며, 제1 열전달용구조체의표면에는프라이머(Primer)층이구비될수 있고, 또한, 그라파이트또는그래핀의외면에프라이머층이구비된단위체가복수개 결합되어제1 열전달용구조체가구현될수도있다.

    팬-아웃 반도체 패키지
    7.
    发明授权

    公开(公告)号:KR101901713B1

    公开(公告)日:2018-09-27

    申请号:KR1020170141140

    申请日:2017-10-27

    Abstract: 본개시는복수의절연층, 상기복수의절연층에배치된복수의배선층, 및상기복수의절연층을관통하며상기복수의배선층을전기적으로연결하는복수의접속비아층을포함하며, 바닥면에스타퍼층이배치된리세스부를갖는프레임; 접속패드와상기접속패드가배치된활성면및 상기활성면의반대측인비활성면을가지며, 상기비활성면이상기스타퍼층과연결되도록상기리세스부에배치된반도체칩; 상기반도체칩의적어도일부를덮으며, 상기리세스부의적어도일부를채우는봉합재; 및상기프레임및 상기반도체칩의활성면상에배치되며, 상기프레임의복수의배선층및 상기반도체칩의접속패드를전기적으로연결시키는재배선층을포함하는연결부재; 를포함하며, 상기복수의배선층중 최하측배선층은하면이노출되도록상기프레임의내부에매립된, 팬-아웃반도체패키지에관한것이다.

Patent Agency Ranking