公开(公告)号：KR1020020085989A

公开(公告)日：2002-11-18

申请号：KR1020010025569

申请日：2001-05-10

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  김병만 ,  김문경 ,  채희순 ,  류원일

IPC: H01L29/788 ,  B82Y10/00

CPC classification number: B82Y10/00 ,  G11C2216/08 ,  H01L21/28273 ,  H01L29/7888

Abstract: PURPOSE: A single electron memory device comprising quantum dots between gate electrode and single electron storage element and method for manufacturing the same are provided to prevent a variation of characteristic of an element for obtaining an effect of the quantum dot or the same effect as the quantum dot. CONSTITUTION: A source and a drain region(42,44) is formed on predetermined regions of a substrate(40), respectively. A field oxide layer(45) is formed on both ends of the substrate(40). A channel region(C) is formed between the source and the drain regions(42,44). A lower layer(46) is formed on the channel region(C). A single electron storage medium(48) is formed on an upper portion of the lower layer(46). An upper layer(50) is formed on an upper portion of the single electron storage medium(48). A quantum dot(50a) is formed in the inside of the upper layer(50). A gate electrode(52) is formed on an upper portion of the upper layer(50) and the quantum dot(50a).

Abstract translation: 目的：提供包括栅电极和单电子存储元件之间的量子点的单电子存储器件及其制造方法，以防止用于获得量子点效应的元件的特性变化或与量子点的效果相同的效果 点。 构成：源极和漏极区（42,44）分别形成在衬底（40）的预定区域上。 在基板（40）的两端形成场氧化物层（45）。 沟道区（C）形成在源区和漏区（42,44）之间。 在沟道区（C）上形成下层（46）。 在下层（46）的上部形成单电子存储介质（48）。 在单电子存储介质（48）的上部形成上层（50）。 量子点（50a）形成在上层（50）的内部。 栅电极（52）形成在上层（50）的上部和量子点（50a）上。

公开(公告)号：KR1020000025576A

公开(公告)日：2000-05-06

申请号：KR1019980042717

申请日：1998-10-13

Applicant: 삼성전자주식회사

Inventor： 이조원 ,  김정우 ,  김병만 ,  김문경

IPC: H01L27/08

Abstract: PURPOSE: A single electron transistor is provided to improve a reproducibility and a uniformity by using a Schottky tunnel barrier which is naturally formed at a junction of a semiconductor and a metal. CONSTITUTION: A single electron transistor using a Schottky tunnel barrier comprises a semiconductor substrate, a source, a drain, an island, an insulation layer and a gate. The source(2) and the drain(3) are formed by doping a conductive impurity on the semiconductor substrate(1). The island(4) is formed by depositing a metal on the semiconductor substrate between the source and the drain, and forms a Schottky barrier at a boundary with the drain and at a boundary with the source, respectively. The insulation layer is formed on the island, and the gate is formed on the insulation layer.

Abstract translation: 目的：提供单电子晶体管以通过使用在半导体和金属的接合处自然形成的肖特基隧道势垒来提高再现性和均匀性。 构成：使用肖特基隧道势垒的单电子晶体管包括半导体衬底，源极，漏极，岛，绝缘层和栅极。 源极（2）和漏极（3）通过在半导体衬底（1）上掺杂导电杂质形成。 岛（4）通过在源极和漏极之间的半导体衬底上沉积金属形成，并且在与漏极和源极的边界处分别形成肖特基势垒。 绝缘层形成在岛上，栅极形成在绝缘层上。

公开(公告)号：KR1020160116594A

公开(公告)日：2016-10-10

申请号：KR1020150044528

申请日：2015-03-30

Applicant: 삼성전자주식회사

Inventor： 김문경

IPC: G06F13/42

CPC classification number: G06F13/362 ,  G06F13/4068

Abstract: 본발명은데이터를세그먼트단위로버스를통해슬레이브로전송하는마스터에관한것이다. 상기마스터는상기데이터중에서현재세그먼트에포함될제1데이터세그먼트들의더티비트들을수신하여분석하고, 분석결과에따라제1선택신호와상기현재세그먼트에관련된위치정보를출력하는유한상태머신과, 상기제1선택신호에기초하여, 상기현재세그먼트를더티데이터세그먼트로서상기버스로출력할지를결정하는제1멀티플렉서를포함한다.

公开(公告)号：KR1020080017658A

公开(公告)日：2008-02-27

申请号：KR1020060079106

申请日：2006-08-22

Applicant: 삼성전자주식회사

Inventor： 김계원 ,  김문경 ,  송원관 ,  이병범 ,  이진선

IPC: H01L21/66

Abstract: An apparatus and a method for replacing a lamp in equipment for manufacturing a semiconductor device are provided to execute automatically the management and change of the lamp by minimizing interference between equipment. An apparatus for changing a lamp includes lamps(201 204), a lamp turret unit(200), and replacing monitoring units(100,101,102). The lamps are operated as the illumination unit of a measuring unit mounted in semiconductor equipment. The lamp turret unit sets one of the lamps at a set position in response to turret rotation force while setting another one except for the one of the lamps in the set position during a constant time. The replacing monitoring units counts the constant time and generates the turret rotation force.

Abstract translation: 提供一种用于更换用于制造半导体器件的设备中的灯的装置和方法，以通过最小化设备之间的干扰来自动执行灯的管理和改变。 一种用于更换灯的装置包括灯（201 204），灯转塔单元（200）和更换监控单元（100,101,102）。 这些灯作为安装在半导体设备中的测量单元的照明单元来操作。 灯塔单元响应于转塔转动力将一个灯设置在设定位置，同时在一定时间内将另一个灯除了一个灯外设置在设定位置。 替换监控单元计数恒定时间并产生转塔旋转力。

公开(公告)号：KR1020060091649A

公开(公告)日：2006-08-21

申请号：KR1020050012914

申请日：2005-02-16

Applicant: 삼성전자주식회사

Inventor： 김주형 ,  한정희 ,  김정우 ,  민요셉 ,  김문경 ,  정연석

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/7881 ,  H01L29/4232 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792 ,  H01L21/28282

Abstract: 반도체 기판 상에 형성된 터널 절연막과, 터널 절연막 상에 형성된 스토리지 노드와, 스토리지 노드 상에 형성된 블로킹 절연막, 및 블로킹 절연막 상에 형성된 제어 게이트 전극을 포함하는 비휘발성 메모리 소자가 개시된다. 스토리지 노드는 트랩 밀도가 서로 다른 적어도 2 이상의 트랩막들을 포함하고, 블로킹 절연막은 실리콘 산화막보다 높은 유전율을 갖는다.

公开(公告)号：KR1020060055872A

公开(公告)日：2006-05-24

申请号：KR1020040095051

申请日：2004-11-19

Applicant: 삼성전자주식회사

Inventor： 채수두 ,  김문경 ,  이조원 ,  김정우

IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/318 ,  H01L21/336

CPC classification number: G11C16/0475 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923 ,  H01L29/423

Abstract: 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법이 개시된다. 본 발명에 따른 멀티비트 비휘발성 메모리 소자는 반도체 기판에 형성된 채널 영역, 채널 영역과 쇼트키 콘택을 이루고 있는 소오스 및 드레인, 채널 영역의 일부분 상에 형성된 중앙 게이트 전극, 중앙 게이트 전극 외측의 채널 영역에 형성된 제 1 및 제 2 측벽 게이트 전극들, 및 채널 영역과 측벽 게이트 전극들 사이에 형성된 제 1 및 제 2 스토리지 노드들을 포함한다.

公开(公告)号：KR100575002B1

公开(公告)日：2006-05-02

申请号：KR1020040107159

申请日：2004-12-16

Applicant: 삼성전자주식회사

Inventor： 김문경 ,  이조원 ,  박윤동 ,  김정우

IPC: H01L21/8238 ,  H01L29/786

公开(公告)号：KR100524194B1

公开(公告)日：2005-10-26

申请号：KR1020030043232

申请日：2003-06-30

Applicant: 삼성전자주식회사

Inventor： 엄태민 ,  양유신 ,  전충삼 ,  지윤정 ,  김정수 ,  김문경 ,  전상문 ,  최선용

IPC: H01L21/66

CPC classification number: G01N21/9501 ,  G01N21/47 ,  G01N21/55 ,  G01N2021/556

Abstract: 검사대상이 되는 웨이퍼에 대한 위치제어를 수행한 후, 표면검사를 수행하는 웨이퍼의 검사방법 및 이를 수행하기 위한 장치가 개시되어 있다. 검사위치의 위치분석을 위해 제1 광을 조사하며, 이를 감지하여 웨이퍼의 높낮이를 보정하고 보정된 위치에 제2 광을 조사하여 표면검사를 실시한다. 또한, 적어도 하나의 제1 광을 검사예정위치에 조사하여 위치분석을 수행하면서 제1 광과 다른 파장을 가진 제2 광을 검사위치에 조사하여 표면검사를 실시한다. 웨이퍼의 표면검사는 일정한 스폿사이즈를 가진 입사광을 검사위치에 조사하고, 반사되는 광을 검출하여 이미지 프로세싱 단계를 거쳐 검사예정위치에 대한 위치정보를 예측하는 방법을 통해 실시될 수도 있다.

公开(公告)号：KR100343210B1

公开(公告)日：2002-07-10

申请号：KR1019990032906

申请日：1999-08-11

Applicant: 삼성전자주식회사

Inventor： 이조원 ,  김문경 ,  김병만 ,  윤석열 ,  노형래

IPC: H01L27/115

CPC classification number: B82Y10/00 ,  H01L29/7613 ,  H01L29/792

Abstract: 본발명은메모리의채널(Channel) 폭(Width)을전자의 Debye Screen Length(LD) 보다작거나혹은동일하게할 때나타나는단일전자의충전(Charging)에기인한문턱전압변화(ΔVth)를이용한 MNOS계메모리및 그구동방법을기재한다. 본발명에따른 NMOS계메모리는채널폭을반도체기판의불순물농도에따라결정되는전자의디바이스크린길이(Debye Screen Length; L) 보다작거나혹은같게할 때나타나는단일전자의충전(Charging)에기인한문턱전압변화(ΔVth)를이용한다.

公开(公告)号：KR1020010017412A

公开(公告)日：2001-03-05

申请号：KR1019990032907

申请日：1999-08-11

Applicant: 삼성전자주식회사

Inventor： 이조원 ,  김문경 ,  김병만

IPC: H01L27/108

Abstract: PURPOSE: A volatile single electron transistor memory is provided to store and read information, by using a single electron transistor as an access transistor while storing electrons less than 20 in a capacitor. CONSTITUTION: Each memory cell of a single electron transistor has a source/drain(S,D), an island(I) between the source/drain and a gate(G) formed on the island. A capacitor is formed on the drain of the single electron transistor. Sources arranged in rows are connected to bit lines, and gates arranged in columns are connected to word lines. The capacitor includes a storage electrode using the drain, a dielectric layer(111) and a plate electrode(112). The dielectric layer whose thickness is not greater than 1000 nanometer, is formed on the drain. A plate electrode whose thickness and width are not greater than 1000 nanometer, is formed on the dielectric layer.

Abstract translation: 目的：通过使用单电子晶体管作为存取晶体管，同时将电子小于20的电子存储在电容器中，提供易失性单电子晶体管存储器来存储和读取信息。 构成：单个电子晶体管的每个存储单元具有源极/漏极（S，D），在源极/漏极和岛上形成的栅极（G）之间的岛（I）。 在单电子晶体管的漏极上形成电容器。 以行排列的源连接到位线，并且排列成列的栅极连接到字线。 电容器包括使用漏极的存储电极，电介质层（111）和平板电极（112）。 在漏极上形成厚度不大于1000纳米的电介质层。 在电介质层上形成厚度不超过1000纳米的平板电极。