公开(公告)号：KR1020060023218A

公开(公告)日：2006-03-14

申请号：KR1020040071964

申请日：2004-09-09

Applicant: 삼성전자주식회사

Inventor： 이강운 ,  민병준 ,  이한주 ,  전병길

IPC: G11C8/04 ,  G11C8/18 ,  G11C8/00 ,  H03K5/00

Abstract: 본 발명은 메모리 셀의 데이터를 고속으로 억세스하기 위해 어드레스와 어드레스 사이의 스큐를 보상하는 ATD 펄스를 발생하는 반도체 메모리장치의 어드레스 천이 검출 서메이션 펄스 발생회로에 관한 것이다.
어드레스와 어드레스 사이의 일정한 스큐를 보장하면서 레이아웃 면적을 최소화할 수 있는 본 발명의 반도체 메모리장치의 어드레스 천이검출 서메이션 펄스발생회로는, 어드레스신호의 천이를 검출하여 어드레스 천이 검출펄스를 발생하는 어드레스 천이검출 펄스발생부와, 상기 어드레스 천이 검출펄스를 받아 어드레스간 스큐를 보장하기 위한 지연시간(τ2)보다 짧은 시간내에 다음 어드레스가 입력될 때 상기 다음 어드레스가 스킵되지 않도록 어드레스 천이검출 서메이션신호(ATDS)를 발생하는 어드레스 천이 검출신호 합성부를 포함한다.
본 발명은 어드레스 천이검출 서메이션신호를 발생할 시 어드레스와 어드레스간의 스큐를 보장하면서 레이아웃 면적을 최소화할 수 있다.

公开(公告)号：KR100510501B1

公开(公告)日：2005-08-26

申请号：KR1020020077084

申请日：2002-12-05

Applicant: 삼성전자주식회사

Inventor： 민병준 ,  방정호 ,  심현섭 ,  채효근

IPC: H01L21/66

CPC classification number: G01R31/2893 ,  G01R1/0483 ,  G01R31/2806

Abstract: 소켓에서 반도체 패키지 형태에 따라 다양한 형태의 어댑터를 사용해야 하는 문제점을 해결할 수 있는 반도체 패키지 검사 장치에 관해 개시한다. 본 발명은 반도체 패키지를 소켓에 로딩/언로딩할 때에 사용하는 해드 어셈블리에 패키지 가이더와 소켓 가이더 기능을 추가하여 소켓 내부에서 사용하는 어댑터를 제거하거나 혹은 프리 사이즈 어댑터 형으로 개조하여 반도체 패키지 형태가 변화될 때마다 반드시 수행해야 하는 어댑터 금형 교체 비용, 인터페이스 보오드의 소켓 교체 시간 등을 절약하여 반도체 패키지 검사 공정에서 효율성을 증대시킬 수 있다.

公开(公告)号：KR100502411B1

公开(公告)日：2005-07-19

申请号：KR1020020063443

申请日：2002-10-17

Applicant: 삼성전자주식회사

Inventor： 최문규 ,  민병준 ,  전병길 ,  김기남

IPC: G11C11/22

CPC classification number: G11C7/22 ,  G11C2207/2281 ,  G11C2207/229

Abstract: 본 발명의 강유전체 랜덤 액세스 메모리 장치에 따르면, 펄스 발생 회로는 어드레스의 천이에 응답하여 펄스 신호를 발생하고, 칩 인에이블 버퍼 회로는 상기 펄스 신호의 제 1 천이에 응답하여 칩 인에이블 플래그 신호를 활성화시킨다. 행 선택 회로는 상기 어드레스에 응답하여 상기 행들 중 하나를 선택 및 구동하고 플레이트 라인의 선택을 알리는 플래그 신호를 발생한다. 제어 회로는 기입 인에이블 신호의 활성화에 응답하여 플레이트 제어 신호를 활성화시키고, 상기 펄스 신호의 제 2 천이에 응답하여 상기 플레이트 제어 신호를 비활성화시킨다. 상기 플레이트 제어 신호의 활성화에 따라 상기 선택된 행의 플레이트 라인이 다시 활성화되고, 상기 플레이트 제어 신호의 비활성화에 따라 상기 선택된 행의 플레이트 라인이 비활성화된다.

公开(公告)号：KR100487529B1

公开(公告)日：2005-05-03

申请号：KR1020020040716

申请日：2002-07-12

Applicant: 삼성전자주식회사

Inventor： 민병준 ,  김기남 ,  전병길 ,  최문규

IPC: G11C29/00

Abstract: 높은 효율을 갖는 반도체 메모리 장치의 불량 셀 구제 기술이 여기에 개시된다. 모든 메모리 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 구동하여 불량 셀이 발생한 특정 행을 해당 리던던시 행으로 대체하고, 특정 메모리 블록에서만 불량 셀이 발생할 경우, 입력되는 주소가 불량 셀이 발생한 특정 블록을 지정할 때 해당 리던던시 디코더를 구동하여 불량 셀을 구제한다. 또 인접한 K개의 메모리 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 구동하여 불량 셀들을 구제한다. 인접하지 않은 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 사용하거나 또는 해당 블록에 대응하는 리던던시 디코더들을 사용하여 불량 셀을 구제한다.

公开(公告)号：KR1020040034825A

公开(公告)日：2004-04-29

申请号：KR1020020063443

申请日：2002-10-17

Applicant: 삼성전자주식회사

Inventor： 최문규 ,  민병준 ,  전병길 ,  김기남

IPC: G11C11/22

CPC classification number: G11C7/22 ,  G11C2207/2281 ,  G11C2207/229

Abstract: PURPOSE: A ferroelectric memory device and its control method are provided to perform an asynchronous operation by using an address transition detection method. CONSTITUTION: According to a nonvolatile semiconductor memory device including a memory cell array(210) having nonvolatile memory cells arranged in a row and column in a matrix, a pulse generator circuit(290) generates a pulse signal in response to transition of an address. A chip enable buffer circuit(300) enables a chip enable flag signal in response to the first transition of the pulse signal. A row selection circuit(220) selects one of the rows and drives it in response to the address during the enabling of the chip enable flag signal, and generates a flag signal informing the selection of a plate line. And a control circuit(310) enables a plate control signal in response to the enabling of a write enable signal, and disables the plate control signal in response to the second transition of the pulse signal.

Abstract translation: 目的：提供铁电存储器件及其控制方法，通过使用地址转换检测方法来执行异步操作。 构成：根据具有以矩阵形式排列成行和列的非易失性存储单元的存储单元阵列（210）的非易失性半导体存储器件，脉冲发生电路（290）响应于地址的转换而产生脉冲信号。 芯片使能缓冲器电路（300）响应于脉冲信号的第一转换而启用芯片使能标志信号。 行选择电路（220）在芯片使能标志信号的使能期间响应于地址选择行中的一个并驱动它，并且产生通知板线选择的标志信号。 并且控制电路（310）响应于使能写使能信号而启用板控制信号，并且响应于脉冲信号的第二转换而禁用板控制信号。

公开(公告)号：KR2019990037360U

公开(公告)日：1999-10-05

申请号：KR2019980003014

申请日：1998-03-03

Applicant: 삼성전자주식회사

Inventor： 민병준 ,  채효근 ,  최상영

IPC: H01R13/629

Abstract: 본 고안은 회로기판의 관통 접속부에 집적회로 소자를 전기적으로 연결하기 위한 소켓과 그 소켓이 실장된 회로기판 및 소켓과 회로기판을 전기적으로 연결하기 위한 보조 회로기판에 관한 것이다. 본 고안에 의한 소켓은 집적회로 소자의 외부 단자와 전기적으로 연결되는 내부 접속부와 그 내부 접속부와 연결되어 회로기판의 관통 접속부에 기계적으로 접촉하는 외부 접속부를 포함하며 외부접속부가 자체 탄성을 가지며, 그 탄성에 의해 회로기판의 관통 접속부와 기계적으로 접촉하는 것을 특징으로 한다. 그리고, 보조 회로기판은 회로기판의 관통 접속부에 자체의 탄성에 의해 기계적으로 접촉하는 연결 리드를 갖는 것을 특징으로 한다. 이와 같은 본 고안에 따르면, 솔더링과 리셉터클을 이용하지 않고 소켓과 회로기판이 전기적 접속을 이룰 수 있기 때문에 솔더나 리셉터클의 사용을 배제시켜 제조 원가를 크게 줄일 수 있으며, 소켓과 회로기판의 결합과 분리가 용이해지는 효과를 얻을 수 있다.

公开(公告)号：KR3002340460000S

公开(公告)日：1999-03-20

申请号：KR3019980003276

申请日：1998-03-06

Applicant: 삼성전자주식회사

Designer： 민병준

公开(公告)号：KR2019880002704Y1

公开(公告)日：1988-07-23

申请号：KR2019850006114

申请日：1985-05-24

Applicant: 삼성전자주식회사

Inventor： 윤홍중 ,  민병준

IPC: H04N9/04

Abstract: 내용 없음.

公开(公告)号：KR1020130033143A

公开(公告)日：2013-04-03

申请号：KR1020110097033

申请日：2011-09-26

Applicant: 삼성전자주식회사

Inventor： 김기훈 ,  고석 ,  민병준 ,  손동해 ,  박품성

IPC: H01L21/48 ,  H01L21/50 ,  H01L21/56

CPC classification number: B65H19/286 ,  B65B9/045 ,  B65H19/29 ,  B65H2701/1942 ,  H01L21/6835 ,  H01L2221/68313

Abstract: PURPOSE: A carrier tape winding unit and an apparatus for packing a semiconductor package including the same are provided to improve the productivity and work efficiency by automatically replacing a winding reel. CONSTITUTION: A carrier tape supply unit(10) supplies a carrier tape to a semiconductor package packing unit(20) and includes a carrier tape supply reel(12) and a reel driving unit. The semiconductor package packing unit packs the semiconductor package in the carrier tape and includes a picker(22), a cover tape supply reel(24), a top heating roller(26a), and a bottom heating roller(26b). A carrier tape winding unit(30) winds the carrier tape to pack the semiconductor package. The carrier tape winding unit includes a carrier tape fixing member(100), a carrier tape transferring member(200), a carrier tape cutting member(300), and a reel replacing member(400).

Abstract translation: 目的：提供一种载带缠绕单元和用于包装其的半导体封装的装置，以通过自动更换卷取卷筒来提高生产率和工作效率。 构成：载带供给单元（10）将载带供给到半导体封装包装单元（20），并且包括载带供给卷轴（12）和卷筒驱动单元。 半导体封装包装单元将半导体封装封装在载带中，包括拾取器（22），盖带供带盘（24），顶加热辊（26a）和底加热辊（26b）。 载带缠绕单元（30）卷绕载带以包装半导体封装。 载带缠绕单元包括载带固定构件（100），载带传送构件（200），载带切割构件（300）和卷轴更换构件（400）。

公开(公告)号：KR1020090082784A

公开(公告)日：2009-07-31

申请号：KR1020080008731

申请日：2008-01-28

Applicant: 삼성전자주식회사

Inventor： 전병길 ,  정홍식 ,  이강운 ,  민병준 ,  이한주

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C16/0483 ,  G11C11/005 ,  G11C16/0416

Abstract: A flash memory device employing NVARAM cells is provided to improve a random reading and writing speed up to an access speed of the NVARM by reading the data in a NVRAM(Non-Volatile Random Access Memory) cell region when a page of a memory cell array is selected. A memory cell array(312) includes an NVRAM cell region(311a) and an NAND flash cell region(311b). A plurality of flash memory cell strings are arranged in a NAND flash cell region in first rows with the columns. The NVRAM cells are arranged in the NVRAM cell region in second rows with the columns. One page unit is comprised of the flash memory cells and the NVRAM cells connected to one word line. The NVRAM cell region is included in the spare region or data region of the memory cell array. The NVRAM cell is an FRAM cell, an MRAM cell or a PRAM cell.

Abstract translation: 提供采用NVARAM单元的闪速存储器件，用于通过在存储单元阵列的页面上读取NVRAM（非易失性随机存取存储器）单元区域中的数据来提高NVARM的访问速度的随机读取和写入速度 被选中。 存储单元阵列（312）包括NVRAM单元区域（311a）和NAND闪存单元区域（311b）。 多列闪存单元串被布置在具有列的第一行的NAND闪存单元区域中。 NVRAM单元被排列在具有列的第二行的NVRAM单元区域中。 一页单元由闪存单元和连接到一个字线的NVRAM单元组成。 NVRAM单元区域被包括在存储单元阵列的备用区域或数据区域中。 NVRAM单元是FRAM单元，MRAM单元或PRAM单元。