트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
    41.
    发明授权
    트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 有权
    沟槽隔离结构和具有相同沟槽隔离方法的半导体器件

    公开(公告)号:KR100338767B1

    公开(公告)日:2002-05-30

    申请号:KR1019990043989

    申请日:1999-10-12

    CPC classification number: H01L21/76235

    Abstract: 트렌치상부코너를라운딩하고이 부분에서의산화량을증대시켜트랜지스터의험프및 역방향협폭현상을개선한트렌치소자분리구조와이러한구조를갖는반도체소자및 트렌치소자분리방법이개시되어있다. 그트렌치소자분리방법은, 반도체기판의비활성영역에트렌치를형성하는단계와, 트렌치의내벽에, 10 ∼ 150Å두께의내벽산화막을형성하는단계와, 내벽산화막을덮는라이너(liner)를형성하는단계, 및트렌치를절연막으로매립하는단계를포함하여이루어진다.

    통신시스템에서 보드를 자동으로 구동시키기 위한 방법
    42.
    发明授权
    통신시스템에서 보드를 자동으로 구동시키기 위한 방법 失效
    一种用于在通信系统中自动激活电路板的方法

    公开(公告)号:KR100338689B1

    公开(公告)日:2002-05-30

    申请号:KR1020000043002

    申请日:2000-07-26

    Inventor: 박경원

    Abstract: 본 발명에 따른, 기지국관리기, 기지국제어기 및 기지국을 포함하는 이동통신시스템에서 상기 기지국제어기 및 기지국에서 새로운 보드실장시 상기 기지국관리가 이를 인지하여 자동으로 상기 실장된 보드를 구동시키기 위한 방법이, 상기 기지국제어기 및 기지국내에 구비되는 장애블럭이 하드웨어 보드의 실장여부를 주기적으로 폴링하여 검출하는 과정과, 상기 새로운 보드의 실장이 검출될 시 상기 장애블럭은 실장정보를 구성블럭으로 제공하는 과정과, 상기 구성블럭은 상기 제공받은 실장정보를 바탕으로 데이터베이스 정보를 변경하는 과정과, 상기 데이터베이스 변경후 상기 구성블럭은 관련 블록에 상기 변경된 내용을 알려주는 과정과, 상기 관련 블록들이 상기 새로운 보드 실장에 따른 관련 정보의 수정이 완료되면, 상기 구성블럭이 상� � 새로운 보드에 해당 기능을 부여하여 구동시키는 과정을 포함하는 것을 특징으로 한다.

    트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
    43.
    发明公开
    트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 有权
    TRENCH隔离方法和制造包括TRENCH的半导体器件的方法

    公开(公告)号:KR1020000077020A

    公开(公告)日:2000-12-26

    申请号:KR1020000018901

    申请日:2000-04-11

    CPC classification number: C09G1/02 C09K3/1463 H01L21/31053 H01L21/76224

    Abstract: PURPOSE: A trench isolation method is provided to simplify a manufacturing process and reduce an aspect ratio in filling a trench as compared with a shallow trench isolation(STI) method by using a photoresist pattern as a mask for forming the trench, and to uniformly maintain chemical mechanical polishing(CMP) quantity for forming an isolation layer of a uniform thickness by using CeO2 based polishing agent having a large CMP selectivity of a silicon substrate and an oxidation layer. CONSTITUTION: A photoresist pattern is formed on a side of a bare silicon substrate(100). A predetermined depth of the substrate is etched to form a trench by using the photoresist pattern as an etching mask. The photoresist pattern is eliminated. An insulating layer is formed in the trench. A chemical mechanical polishing(CMP) process is performed regarding the resultant structure having the insulating layer by using slurry including CeO2 based polishing agent until the substrate is exposed.

    Abstract translation: 目的:提供沟槽隔离方法,以便通过使用光致抗蚀剂图案作为形成沟槽的掩模,与浅沟槽隔离(STI)方法相比,简化制造工艺并缩小填充沟槽的纵横比,并且均匀地保持 通过使用具有大的CMP选择性的硅衬底和氧化层的CeO 2基抛光剂形成均匀厚度的隔离层的化学机械抛光(CMP)量。 构成:在裸硅衬底(100)的一侧上形成光致抗蚀剂图案。 通过使用光致抗蚀剂图案作为蚀刻掩模来蚀刻衬底的预定深度以形成沟槽。 消除光致抗蚀剂图案。 在沟槽中形成绝缘层。 通过使用包含CeO 2的研磨剂的浆料直到基材露出,对具有绝缘层的所得结构进行化学机械抛光(CMP)工艺。

    반도체장치의 트랜치형 소자분리막 형성방법
    44.
    发明公开
    반도체장치의 트랜치형 소자분리막 형성방법 失效
    用于制造半导体器件的TRENCH型隔离层的方法

    公开(公告)号:KR1020000056448A

    公开(公告)日:2000-09-15

    申请号:KR1019990005784

    申请日:1999-02-22

    Inventor: 박태서 박경원

    Abstract: PURPOSE: A method for manufacturing a trench-type isolation layer of a semiconductor device is provided to improve a reliability of a gate oxidation layer and to eliminate a defect on an isolation layer, by having the gate oxidation layer have a uniform thickness after forming the isolation layer. CONSTITUTION: A method for manufacturing a trench-type isolation layer of a semiconductor device comprises the steps of: defining an active region and a field region on a substrate; forming an etching mask exposing the field region on the substrate; forming a trench in the field region; forming an insulation layer filling up the trench on the etching mask; annealing the resultant structure; planarizing the entire surface of the insulation layer until a bottom layer of the insulation layer is exposed, to form an isolation layer in the trench; eliminating the etching mask; forming a sacrificial oxidation layer on the exposed surface of the substrate; and forming an oxidation layer tip connected to the isolation layer, on a sidewall of the trench.

    Abstract translation: 目的:提供一种用于制造半导体器件的沟槽型隔离层的方法,以提高栅极氧化层的可靠性并消除隔离层上的缺陷,通过在形成栅极氧化层之后具有均匀的厚度 隔离层 构成:用于制造半导体器件的沟槽型隔离层的方法包括以下步骤:在衬底上限定有源区和场区; 形成暴露所述衬底上的场区的蚀刻掩模; 在场区形成沟槽; 在所述蚀刻掩模上形成填充所述沟槽的绝缘层; 退火所得结构; 平面化绝缘层的整个表面,直到暴露绝缘层的底层,以在沟槽中形成隔离层; 消除了蚀刻掩模; 在所述基板的暴露表面上形成牺牲氧化层; 以及在所述沟槽的侧壁上形成连接到所述隔离层的氧化层末端。

    반도체소자의 산화막 형성방법
    45.
    发明公开
    반도체소자의 산화막 형성방법 无效
    形成半导体器件氧化膜的方法

    公开(公告)号:KR1020000001617A

    公开(公告)日:2000-01-15

    申请号:KR1019980021959

    申请日:1998-06-12

    Inventor: 박태서 박경원

    Abstract: PURPOSE: A method for forming oxidation film of semiconductor device is provided, in which a stress is reduced which was formed in the vicinity of silicon oxidation film in the manufacturing process of semiconductor device. CONSTITUTION: A method is provided which comprises; exposing only the silicon substrate portion in which silicon oxidation film is formed; providing oxidation gas in order to oxidize silicon substrate thermally which is exposed in the oxidation gas so that the silicon oxidation film is formed; stopping providing oxidation gas and heat-treating silicon oxidation film in high temperature which is higher than that of thermal oxidation step while introducing inert gas in order to eliminate stress which is formed in the vicinity of silicon oxidation film; and repeating above process more than twice to complete final silicon oxidation film which consists of a multi-layer silicon oxidation film. According to the present invention, defects caused by the stress which is formed while forming of the silicon oxidation film are minimized.

    Abstract translation: 目的:提供一种形成半导体器件的氧化膜的方法,其中在半导体器件的制造过程中在硅氧化膜附近形成的应力减小。 构成:提供一种方法,包括: 仅暴露形成硅氧化膜的硅衬底部分; 提供氧化气体以氧化在氧化气体中暴露的硅衬底,从而形成硅氧化膜; 在引入惰性气体的同时,在高温下停止提供氧化气体和热氧化硅氧化膜,其高于热氧化步骤,以消除在硅氧化膜附近形成的应力; 并重复上述工艺两次以完成由多层硅氧化膜组成的最终硅氧化膜。 根据本发明,由形成硅氧化膜时形成的应力引起的缺陷最小化。

    세탁기
    46.
    发明公开

    公开(公告)号:KR1019990004855A

    公开(公告)日:1999-01-25

    申请号:KR1019970029009

    申请日:1997-06-30

    Inventor: 박경원

    Abstract: 본 발명은 세탁기에 관한 것으로, 더 상세하게는 펄세이터가 회전되면 펄세이터의 중앙 상측으로 세탁수가 분출되게 한 세탁기에 관한 것이다.
    본 발명은 펄세이터와 동일하게 회전되도록 일측은 펄세이터의 하면에 결합되고 타측은 펄세이터의 상측으로 돌출되게 덕트가 마련된다. 그리고 펄세이터의 상측에는 덕트에서 분출되는 세탁수가 펄세이터 중앙 상측으로 정확하게 분출되도록 안내하는 분출캡이 마련된다. 또,펄세이터의 중앙부에는 펄세이터의 상측으로 돌출되는 덕트부위가 위치됨과 동시에 분출캡이 삽입되어 덕트와 분출캡이 연통되도록 하는 결합부가 마련된다.

    페이징 밀결합 음성 사서함장치에서 전화번호 송출방법
    47.
    发明公开
    페이징 밀결합 음성 사서함장치에서 전화번호 송출방법 无效
    如何从分页研磨的语音邮件设备发送电话号码

    公开(公告)号:KR1019990002144A

    公开(公告)日:1999-01-15

    申请号:KR1019970025687

    申请日:1997-06-19

    Inventor: 박경원

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야 :
    본 발명은 페이징시스템에 밀결합된 음성 사서함장치에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제 :
    페이져를 직접 호출할 시 사용자가 반드시 연락처 전화번호를 입력하여야 했다.
    다. 발명의 해결 방법의 요지 :
    본 발명은 사용자가 발신자 전화번호를 호출 전화번호로 선택하는 키를 입력하면 교환기로 발신자 전화번호를 요구하여 상기 요구에 응답하여 제공되는 발신자 전화번호를 상기 사용자가 호출하고자 하는 해당 페이져로 송출하도록 페이징 밀결합 음성 사서함장치에서 전화번호 송출방법을 구현하였다.
    라. 발명의 중요한 용도 :
    페이징 밀결합 음성 사서함장치에서 전화번호 송출방법.

    48.
    外观设计
    失效

    公开(公告)号:KR3001717410000S

    公开(公告)日:1996-01-10

    申请号:KR3019940022031

    申请日:1994-10-12

    Designer: 박경원

    49.
    外观设计
    失效

    公开(公告)号:KR3001704100000S

    公开(公告)日:1995-12-08

    申请号:KR3019940014018

    申请日:1994-06-28

    Designer: 박경원

    키폰과 결합하는 음성 우편 시스템에서의 착발 충돌 제어 방법
    50.
    发明公开
    키폰과 결합하는 음성 우편 시스템에서의 착발 충돌 제어 방법 无效
    语音邮件系统与键控电话相连的捕鱼碰撞控制方法

    公开(公告)号:KR1019950016162A

    公开(公告)日:1995-06-17

    申请号:KR1019930025963

    申请日:1993-11-30

    Inventor: 박경원

    Abstract: 본 발명은 키폰과 결합하는 음성우편시스템에 관한 것으로, 특히 수신과 발신을 같은 회선을 사용하는 음성우편 시스템에서 호의 착발충돌을 방지하는 착발 충돌제어방법에 관한 것이다. 키폰과 음성우편시스템의 송수신 회선을 공용하는 키폰 결합의 음성우편 시스템에서 착발 충돌제어방법은, 키폰으로부터 전송되는 음성서어비스 내용이 발신관련 메시지인가를 판단하는 제1과정과, 제1 과정에서 상기 발신관련 메시지이면 현재 사용되지 않는 송수신 회전 점검하고 키폰에서의 해당 송수신회선 사용여부를 키폰으로 요청하는 제2 과정과, 제2 과정에서 키폰으로부터 해당 송수신회선 미사용에 대한 해당송수신 회선을 통하여 음성서어비스 내용에 대응하는 정보를 전송하는 제3 과정으로 이루어진다.

Patent Agency Ranking