-
公开(公告)号：KR1020070049448A
公开(公告)日：2007-05-11
申请号：KR1020050106599
申请日：2005-11-08
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: 본 발명은 반도체 메모리 모듈에 관한 것으로, 좀 더 구체적으로 복수의 캐퍼시터를 제공하는 반도체 메모리 모듈에 관한 것이다. 본 발명에 따른 반도체 메모리 모듈은 신호 라인을 통해 칩 인에이블 신호를 입력받는 복수의 메모리 칩; 상기 복수의 메모리 칩에 상기 칩 인에이블 신호가 동시에 입력되도록 하기 위한 상기 신호 라인 상에 설치되는 복수의 캐퍼시터; 및 상기 복수의 캐퍼시터의 캐퍼시턴스를 제공하는 더미 메모리 칩을 포함한다. 상술한 바와 같이 본 발명에 따른 반도체 메모리 모듈은 더미 메모리 칩을 실장하여 다양한 캐퍼시퍼를 사용할 수 있게 된다.
캐퍼시터, 불량 칩, 메모리 모듈-
公开(公告)号：KR1020060034954A
公开(公告)日：2006-04-26
申请号：KR1020040084004
申请日：2004-10-20
Applicant: 삼성전자주식회사
IPC: H05K1/02
Abstract: 회로 기판이 제공된다. 회로 기판은 다수 개의 반도체 장치를 전기적으로 연결하는 마이크로 스트립이 일면 또는 양면에 형성된 회로 기판 본체, 마이크로 스트립 상에 형성되어 마이크로 스트립을 보호하는 보호층, 보호층 상에 형성되고, 전기적으로 접지된 도전층을 포함한다.
회로 기판, PCB, 임피던스, 도전성 도료, 도포-
公开(公告)号：KR1020050041531A
公开(公告)日：2005-05-04
申请号：KR1020030076734
申请日：2003-10-31
Applicant: 삼성전자주식회사
IPC: H01L23/50
CPC classification number: G11C5/04
Abstract: 개선된 레지스터 배치 구조를 가지는 메모리 모듈이 개시된다. 본 발명의 실시예에 따른 메모리 모듈은, 앞면과 뒷면에 각각 메모리 칩들을 장착하는 메모리 모듈에 있어서 제 1 레지스터 쌍 및 제 2 레지스터 쌍을 구비한다. 제 1 레지스터 쌍은 상기 메모리 모듈의 중앙부에 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 제 2 레지스터 쌍은 상기 제 1 레지스터 쌍에 인접하여 배치되며 상기 메모리 모듈의 앞면과 뒷면의 서로 대응되는 위치에 배치된다. 상기 제 1 레지스터 쌍은 수신된 신호를 상기 제 2 레지스터 쌍으로 데이지 체인(Daisy-Chain) 방법을 이용하여 전송한다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 높이 방향으로 서로 엇갈리게 배치된다. 상기 제 1 레지스터 쌍 및 상기 제 2 레지스터 쌍은 출력되는 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 좌측에 위치한 메모리 칩들로 인가되고 나머지 하나의 신호는 상기 제 1 레지스터 쌍 또는 상기 제 2 레지스터 쌍의 우측에 위치한 메모리 칩들로 인가된다. 본 발명에 따른 메모리 모듈은 레지스터들 사이의 신호 전송을 데이지 체인 방법을 이용하고 레지스터들을 서로 상하방향으로 엇갈리게 배치함으로써 신호 충실도를 향상시키고 메모리 모듈상의 공간을 확보할 수 있으며 따라서 메모리 칩의 추가 확장이 가능하여 더욱 고용량의 메모리 모듈 제공이 가능한 장점이 있다.
-
-
公开(公告)号：KR1019990010435A
公开(公告)日：1999-02-18
申请号：KR1019970033229
申请日：1997-07-16
Applicant: 삼성전자주식회사
IPC: F24C7/00
Abstract: 본 발명은 전자렌지의 조리효율 평가방법에 관한 것으로, 전자렌지의 조리효율을 평가하는 방법에 있어서, 입력부를 통해 설계되는 전자렌지의 조리실에 대한 실제형태 및 음식물의 유전율이 입력되면, 상기 조리실 내의 각 좌표에 대한 전계분포를 계측하는 스텝과, 상기 스텝에서 계측된 전계분포에 의해 상기 전자렌지의 도파관에서 조리실 방향으로 방사되는 전계세기의 합과, 상기 전자렌지의 조리실에서 상기 도파관 방향으로 반사되어 입력되는 전계세기의 합을 이용하여 1차효율을 연산하고, 상기 전자렌지의 조리실 내의 전체 전계세기의 합과 상기 조리실 내에 재치된 음식물에 작용하는 전계세기의 합을 이용하여 2차효율을 연산하는 스텝 및, 상기 조리효율 연산스텝에서 연산된 상기 전자렌지의 1,2차효율과 상기 입력부를 통해 입력되는 � �기 조리실에 재치된 음식물의 보정상수에 의해 상기 전자렌지의 조리효율을 표시부로 표시하고, 상기 연산된 조리효율이 설정된 소정치를 초과할 때까지 상기 각 스텝을 반복수행하는 스텝으로 이루어져, 전자렌지를 실제로 제작하지 않고서도 전자렌지의 조리효율을 평가하므로써, 최적의 조리효율을 갖는 전자렌지를 설계할 수 있으므로, 전자렌지의 개발시간 및 그에 따른 개발비용을 절감시킬 수 있도록 한것이다.
-
Patent Agency Ranking
公开(公告)号：KR1019970069252A
公开(公告)日：1997-11-07
申请号：KR1019960011666
申请日：1996-04-17
Applicant: 삼성전자주식회사
Inventor： 박광수
IPC: B25J9/00
Abstract: 본 발명은 작업초기에 로보트를 벽면에 용이하게 수직정렬시키는 로보트의 주행제어장치 및 그 방법에 관한 것으로써 로보트를 이동시키는 구동수단과, 상기 구동수단에 의해 이동되는 로보트의 주행거리를 검출하는 주행거리검출수단과, 상기 구동수단에 의해 이동되는 로부트의 주행방향변화를 검출하는 방향각검출수단과, 상기 주행거리검출수단에 의해 검출된 주행거리데이타 및 상기 방향각검출수단에 의해 검출된 주행방향데이타를 입력받아 현재위치를 연산하고, 상기 로보트가 목표지점까지 주행하도록 상기 구동수단을 제어하는 제어수단과, 상기 로보트가 주행하는 전방을 180°스캐닝하여 벽면까지의 최단거리를 감지하는 장애물감지수단으로 이루어진 것으로, 벽면과의 최단거리를 이용하여 로보트를 벽면에 수직정렬시킴으로써 로보 의 현재위치를 정확하게 파악하여 작업효율을 향상시킬 수 있다.
-
-
公开(公告)号：KR1020110028999A
公开(公告)日：2011-03-22
申请号：KR1020090086664
申请日：2009-09-14
Applicant: 삼성전자주식회사
CPC classification number: G06F1/16 , H05K1/0239 , H05K1/0245 , H05K1/025 , H05K1/0295 , H05K1/117 , H05K1/181 , H05K2201/0949 , H05K2201/10015 , H05K2201/10159 , H05K2201/10189 , H05K2201/10689 , H05K2203/1572
Abstract: PURPOSE: A memory apparatus is provided to reduce impedance mismatching due to an open-stub in order to selectively apply different types of connectors. CONSTITUTION: A control unit(130) is loaded on a printed circuit board(140) for a memory device. A first and a second connector pads(110,112) are placed on the printed circuit board. A pad for the first passive element is placed between the control unit and the first connector. A pad for the second passive device is placed between the control unit and the second connector. The passive device(174) is loaded to one of the pad for the first or the second passive device.
Abstract translation: 目的：提供一种存储装置，以减少由于开路短路引起的阻抗失配，以选择性地应用不同类型的连接器。 构成：控制单元（130）装载在用于存储器件的印刷电路板（140）上。 第一和第二连接器焊盘（110,112）被放置在印刷电路板上。 用于第一无源元件的焊盘放置在控制单元和第一连接器之间。 用于第二无源器件的焊盘放置在控制单元和第二连接器之间。 无源器件（174）被加载到用于第一或第二无源器件的焊盘之一。
-
公开(公告)号：KR1020110015273A
公开(公告)日：2011-02-15
申请号：KR1020090072910
申请日：2009-08-07
Applicant: 삼성전자주식회사
CPC classification number: H02J7/345 , Y10T307/625
Abstract: PURPOSE: A user device including an auxiliary power supply device is provided to use an auxiliary power supply device when the capacitance of a main power supply device is lower than a reference capacitance and to extend the durability of the auxiliary power supply device by adjusting the charging voltage of the power supply devices or sequentially using the power supply devices. CONSTITUTION: An auxiliary power supply device includes first and second power supply devices(111,112), and an inner circuit(102) performs a sudden power-off operation and receives auxiliary power from the auxiliary power supply device. If the first power supply device is deteriorated lower than a reference value, the auxiliary power supply device uses the second power supply device. The first and second power supply device is a super capacitor, and the auxiliary power supply device comprises: a switch(130) which uses a second super capacitor; and a ground circuit which discharges a second super capacitor while using the first super capacitor.
Abstract translation: 目的：提供一种包括辅助电源装置的用户装置，当主电源装置的电容低于参考电容时，使用辅助电源装置，并通过调节充电来延长辅助电源装置的耐久性 电源装置的电压或依次使用电源装置。 构成：辅助电源装置包括第一和第二电源装置（111,112），内部电路（102）执行突然断电操作并从辅助电源装置接收辅助电力。 如果第一供电装置的劣化低于参考值，则辅助电源装置使用第二电源装置。 第一和第二电源装置是超级电容器，辅助电源装置包括：使用第二超级电容器的开关（130）; 以及在使用第一超级电容器时对第二超级电容器进行放电的接地电路。
-
公开(公告)号：KR1020090079428A
公开(公告)日：2009-07-22
申请号：KR1020080005382
申请日：2008-01-17
Applicant: 삼성전자주식회사
CPC classification number: H05K1/0216 , H05K1/0234 , H05K1/0298 , H05K1/09 , H05K1/167 , H05K2201/0338 , H05K2201/0352 , H05K2201/09318 , H05K2201/09327
Abstract: A substrate having a structure for reducing power plane noise and ground plane noise and an electronic system including the same are provided to reduce noise by forming a signal line with a resistant metal having low conductivity. A substrate having a structure for reducing power plane noise and ground plane noise includes a power plane(120), a ground plane(110), and a signal line(130). The ground plane is separated from the power plane. The signal line is positioned between the power plane and the ground plane. A first plane of the power plane and the ground plane is formed with a first conductive layer having the first conductivity. A second plane of the power plane and the ground plane is formed with a second conductive layer having the first conductivity and a third conductive layer having the second conductivity lower than the first conductivity. The third conductive layer is positioned adjacent to the second conductive layer. A dielectric is positioned between the third conductive layer and the signal line.
Abstract translation: 提供具有用于降低电源平面噪声和接地平面噪声的结构的基板和包括该基板的电子系统，以通过用具有低导电性的电阻金属形成信号线来降低噪声。 具有用于降低功率平面噪声和接地平面噪声的结构的基板包括电源平面（120），接地平面（110）和信号线（130）。 地面与电源平面分离。 信号线位于电源平面和接地平面之间。 电源平面和接地面的第一平面形成有具有第一导电性的第一导电层。 电源平面和接地面的第二平面形成有具有第一导电性的第二导电层和具有低于第一导电率的第二导电性的第三导电层。 第三导电层定位成与第二导电层相邻。 电介质位于第三导电层和信号线之间。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.022 seconds)
