公开(公告)号：KR1020080006270A

公开(公告)日：2008-01-16

申请号：KR1020060065212

申请日：2006-07-12

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  지정근 ,  김형기 ,  박정현 ,  손호민 ,  장원준

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273 ,  H01L29/42324 ,  H01L29/66825

Abstract: A method for manufacturing a non-volatile memory device is provided to decrease an electrical equivalent thickness without decreasing a physical thickness of an interlayer dielectric. A tunnel oxide film(110) and a polysilicon layer(120) are sequentially formed on a semiconductor substrate(100). The polysilicon layer is nitrided, such that a surface of the polysilicon is converted into a first nitride film. A radical oxidation is performed on the first nitride film by using oxygen radicals, such that the first nitride film is converted into an oxide nitride film(140). A low pressure CVD is performed on the oxide nitride film, such that a lower oxide film(150) is formed. A second nitride film(160) and an upper oxide film(170) are sequentially formed on the lower oxide film. A conductive layer(210) is formed on the upper oxide film.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以减小电当量厚度，而不会降低层间电介质的物理厚度。 隧道氧化膜（110）和多晶硅层（120）依次形成在半导体衬底（100）上。 将多晶硅层氮化，使得多晶硅的表面转化为第一氮化物膜。 通过使用氧自由基在第一氮化物膜上进行自由基氧化，使得第一氮化物膜转变为氧化物氮化物膜（140）。 对氧化物氮化物膜进行低压CVD，形成低氧化膜（150）。 第二氮化物膜（160）和上氧化膜（170）依次形成在低氧化膜上。 在上氧化膜上形成导电层（210）。

公开(公告)号：KR1019980067086A

公开(公告)日：1998-10-15

申请号：KR1019970002958

申请日：1997-01-31

Applicant: 삼성전자주식회사

Inventor： 지정근

IPC: H01L21/28

Abstract: 본 발명은 반도체소자의 게이트 전극 제조방법에 관한 것으로서, 먼저 게이트 전극이 형성될 대상 기판 위에 P형의 ZnTe층과 같은 Ⅱ-Ⅵ족 화합물을 함유한 반도체층을 형성하는 단계;와 상기 ZnTe 층 위에 자외선에 감응하는 소재로 감광층을 형성하는 단계;와 상기 감광층을 포토리소그라피 방법에 의해 소정의 폭으로 상기 ZnTe 층 상면까지 식각하는 단계;와 상기 식각에 의해 노출된 ZnTe 층 상면에 도전 금속물질의 금속층을 형성하는 단계;와 상기 감광층을 제거하는 단계;와 상기 ZnTe 층을 식각할 수 있는 에칭액에 담가 상기 금속층보다 폭이 좁도록 상기 ZnS층e을 선택적으로 식각하는 단계;를 포함한다.
이와 같이 자외선 노광법에 의해 면적이 넓은 부분의 금속층을 형성하고, 상기 금속층과 기판 사이에 개재된 ZnTe층은 ZnTe 층만을 선택적을 식각해내는 에칭액을 이용하여 소망하는 형태의 게이트 전극을 형성시킴으로써 전자선에 의한 에칭보다 작업소요시간이 단축되고, 이미 그 제법이 안정화된 자외선 노광법을 사용함으로써 공정 재현성 및 작업의 용이성을 제공한다.

公开(公告)号：KR101842901B1

公开(公告)日：2018-03-29

申请号：KR1020110106459

申请日：2011-10-18

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  이우성

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7889

Abstract: 반도체장치의형성방법이제공된다. 기판상에리세스영역을갖는패턴을형성하고, 상기기판상으로유기리간드를갖는실리콘전구체를제공하여상기리세스영역의측벽들및 바닥면에실리콘을흡착시켜상기리세스영역을갖는패턴상에실리콘단일층을형성하고, 상기실리콘단일층상에보이드없는실리콘막을형성한다.

Abstract translation: 提供了一种形成半导体器件的方法。 在衬底上形成具有凹陷区域的图案，并且在衬底上提供具有有机配体的硅前体以吸附凹陷区域的侧壁和底面上的硅以在具有凹陷区域的图案上形成硅单层， 并且在硅单层上形成无空隙的硅膜。

公开(公告)号：KR101652879B1

公开(公告)日：2016-09-02

申请号：KR1020100048511

申请日：2010-05-25

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  지정근 ,  신수진 ,  이우성 ,  권태욱

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11558 ,  H01L21/2807 ,  H01L21/28273 ,  H01L21/28556 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 비휘발성메모리소자및 이의제조방법에있어서, 소자분리막이구비된소자분리영역및 소자분리막에의해한정되고제1 유전막패턴이배치된활성영역을포함하는반도체기판이제공된다. 제1 유전막패턴상에배치되어소자분리막을노출하는리세스에의해서로이격되는다수의도전성라인을구비하는제1 전극패턴이배치된다. 제1 전극패턴의상면및 리세스를한정하는제1 전극패턴의측면과소자분리막패턴의상면에제2 유전막이배치된다. 제2 유전막상에표면프로파일을따라배치된제1 도전패턴및 제1 도전패턴상에배치되어리세스를매립하는제2 도전패턴을구비하는제2 전극패턴이배치된다. 리세스의높은종횡비에도부룩하고제2 전극패턴내부의보이나심 불량을방지할수 있다.

公开(公告)号：KR101149012B1

公开(公告)日：2012-05-25

申请号：KR1020070082327

申请日：2007-08-16

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  손호민 ,  형용우 ,  한재종 ,  임택진

IPC: H01L27/115

CPC classification number: H01L29/42324 ,  H01L21/76224 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7887

Abstract: 비휘발성 메모리소자의 제조방법을 제공한다. 먼저, 기판에 활성영역을 한정하는 소자분리패턴들을 형성한다. 상기 활성영역 상에 자기정렬된 부유게이트패턴을 형성한다. 상기 부유게이트패턴은 상기 활성영역에 가까울수록 상대적으로 낮은 농도의 불순물이온들을 함유한다. 상기 부유게이트패턴 상에 게이트라인을 형성한다.

公开(公告)号：KR1020090017842A

公开(公告)日：2009-02-19

申请号：KR1020070082327

申请日：2007-08-16

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  손호민 ,  형용우 ,  한재종 ,  임택진

IPC: H01L27/115

CPC classification number: H01L29/42324 ,  H01L21/76224 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/7887 ,  H01L21/265 ,  H01L27/11526

Abstract: A method of forming the non-volatile memory device is provided to prevent the penetration of the impurity ions by forming the floating gate arranged between the gate line and active area. The element isolation pattern(56) limiting the active region(52) is formed in the substrate(51). The self-aligned floating gate pattern is formed on the active area. The floating gate pattern contains the impurity ions of low concentration. The gate line (83') is formed on the floating gate pattern. The element isolation patterns are formed in order to be protruded than the active area. In a step for forming gate line, the floating gate pattern and element isolation patterns are formed.

Abstract translation: 提供了一种形成非易失性存储器件的方法，以通过形成布置在栅极线和有源区域之间的浮动栅极来防止杂质离子的穿透。 在衬底（51）中形成限制有源区（52）的元件隔离图案（56）。 自对准浮栅图案形成在有源区上。 浮栅图案含有低浓度的杂质离子。 栅极线（83'）形成在浮动栅极图案上。 形成元件隔离图案以便比有源区域突出。 在形成栅极线的步骤中，形成浮栅图案和元件隔离图案。

公开(公告)号：KR100829612B1

公开(公告)日：2008-05-14

申请号：KR1020060085941

申请日：2006-09-07

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  손호민 ,  이웅 ,  형용우 ,  지정근

IPC: H01L21/8247

CPC classification number: H01L29/513 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11539 ,  H01L27/11568 ,  H01L29/517 ,  H01L29/518

Abstract: 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의 제조 방법에서, 상기 박박 형성 방법은 제1 영역 및 제2 영역이 구분되어 있는 기판에서, 상기 기판의 제1 영역에 실리콘 질화막을 형성하는 공정과, 상기 실리콘 질화막 표면을 덮는 블록킹 산화막을 형성하는 공정 및 산소 라디칼이 상기 제1 영역의 실리콘 질화막까지 도달하기 이 전에 상기 블록킹 산화막과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막을 형성하는 공정을 포함한다. 상기 방법에 의하면 실리콘 질화막 표면 산화를 억제하면서 기판의 일부 영역의 표면에 산화막을 형성할 수 있다.

公开(公告)号：KR1020080022610A

公开(公告)日：2008-03-12

申请号：KR1020060085941

申请日：2006-09-07

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  손호민 ,  이웅 ,  형용우 ,  지정근

IPC: H01L21/8247

CPC classification number: H01L29/513 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11539 ,  H01L27/11568 ,  H01L29/517 ,  H01L29/518

Abstract: A method for forming a thin layer and a method for manufacturing a charge trapping type non-volatile semiconductor device are provided to form an oxide layer on a substrate over a second region while suppressing the oxidization of a surface of a silicon nitride layer formed on a first region. A substrate(100) is defined by a first region and a second region, and a silicon nitride layer(102) is formed on the first region of the substrate. A blocking oxide layer(106) is formed to cover the surface of the silicon nitride layer. The substrate is subjected to a radical oxidation process so that oxygen radical reacts with the blocking oxide layer before the oxygen radical reaches the silicon nitride, thereby forming an oxide layer(108) on the surface of the substrate over the second region. The radical oxidation process is performed at a temperature of 900 to 1200 ‹C.

Abstract translation: 提供了形成薄层的方法和电荷捕获型非易失性半导体器件的制造方法，以在第二区域的基板上形成氧化物层，同时抑制形成在第一区域上的氮化硅层的表面的氧化 第一区。 衬底（100）由第一区域和第二区域限定，并且在衬底的第一区域上形成氮化硅层（102）。 形成阻挡氧化物层（106）以覆盖氮化硅层的表面。 对基板进行自由基氧化处理，使得氧自由基在氧自由基达到氮化硅之前与阻挡氧化物层反应，从而在第二区域上在基板的表面上形成氧化物层（108）。 自由基氧化法在900〜1200℃的温度下进行。

公开(公告)号：KR1020080004945A

公开(公告)日：2008-01-10

申请号：KR1020060063897

申请日：2006-07-07

Applicant: 삼성전자주식회사

Inventor： 지정근 ,  장원준 ,  이웅 ,  손호민 ,  이원준 ,  김형기 ,  박정현

IPC: H01L21/76 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/76232 ,  H01L21/31144 ,  H01L21/67075

Abstract: A trench isolation method, a method for forming a gate structure, and a method for manufacturing a non-volatile memory device are provided to suppress a leakage current at an edge portion of an active region by forming an oxide film with a constant thickness on center and edge portions. A mask pattern is formed on a substrate(100). A pad oxide film pattern(114) and a nitride film pattern(110) are laminated on the mask pattern, which defines a first aperture. The first aperture partially exposes the substrate. A portion of a substrate, which is exposed by the pad oxide film pattern, is removed, such that a second aperture is formed. The second aperture is coupled with the first aperture. A sidewall of the second aperture has a first slope. The exposed substrate is etched by using the mask pattern as an etch mask, such that a trench is formed. The trench is coupled with the second aperture and has a second slope, which is greater than the first slope. The second slope is wider than the first slope. An insulation film is formed to completely fill in the first and second apertures and the trench.

Abstract translation: 提供沟槽隔离方法，形成栅极结构的方法和制造非易失性存储器件的方法，以通过在中心形成具有恒定厚度的氧化膜来抑制有源区的边缘部分的漏电流 和边缘部分。 在基板（100）上形成掩模图案。 衬垫氧化膜图案（114）和氮化物膜图案（110）层压在限定第一孔的掩模图案上。 第一孔部分地暴露基板。 去除由衬垫氧化膜图案曝光的衬底的一部分，使得形成第二孔。 第二孔与第一孔耦合。 第二孔的侧壁具有第一斜面。 通过使用掩模图案作为蚀刻掩模来蚀刻暴露的基板，从而形成沟槽。 沟槽与第二孔耦合并且具有大于第一斜率的第二斜率。 第二斜坡宽于第一斜坡。 形成绝缘膜以完全填充第一和第二孔和沟槽。

公开(公告)号：KR1020070090293A

公开(公告)日：2007-09-06

申请号：KR1020060019808

申请日：2006-03-02

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  지정근 ,  형용우 ,  유대한 ,  김효정

IPC: H01L21/316

CPC classification number: H01L21/02554 ,  H01L21/02323 ,  H01L21/3003

Abstract: A method for forming an oxide layer is provided to form an oxide layer having an excellent characteristic at a relatively low temperature by supplying oxygen gas and heavy hydrogen gas of a radical state to the surface of a silicon substrate. Oxygen gas and heavy hydrogen gas are formed as an oxygen radical and a heavy hydrogen radical(S110). The oxygen radical and the heavy hydrogen radical are supplied to the surface of a silicon substrate in a manner that the heavy hydrogen radical has a ratio of 1~55 percent in the oxygen radical and the heavy hydrogen radical(S120). The oxygen radical reacts with the heavy hydrogen radial to deposit an oxide layer on the silicon substrate(S130). The oxygen radical and the heavy hydrogen radical can be formed by applying RF to the oxygen gas and heavy hydrogen gas.

Abstract translation: 提供形成氧化物层的方法，通过向硅衬底的表面供给氧气和自由基状态的重氢气，形成在相对低的温度下具有优异特性的氧化物层。 氧气和重氢气形成为氧自由基和重氢基（S110）。 将氧自由基和重氢自由基以重氢相对于氧自由基和重氢自由基的比例为1〜55％的方式供给到硅基材的表面（S120）。 氧自由基与重氢放射反应以在硅衬底上沉积氧化物层（S130）。 可以通过向氧气和重氢气施加RF来形成氧自由基和重氢基团。