公开(公告)号：KR1020090017041A

公开(公告)日：2009-02-18

申请号：KR1020070081460

申请日：2007-08-13

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  김석필 ,  진영구 ,  김원주 ,  유인경 ,  박윤동

IPC: H01L27/115

CPC classification number: H01L29/66825 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7881 ,  H01L21/28141

Abstract: A nonvolatile memory device and a manufacturing method thereof are provided to enhance degree of integration by shortening width and separation distance of pins, and to reduce a leakage current and an off current by preventing single channel effect. A semiconductor substrate(110) includes a body(102) and a pair of pins(105a, 105b). A pair of pins is protruded from the body. An insulating layer(157) is filled between a pair of pins. A pair of floating gate electrodes(130a, 130b) is formed on a side of a pair of pins. The floating gate electrodes are higher than a pair of pins. A gate electrode(140) is positioned on a pair of floating gate electrodes.

Abstract translation: 提供非易失性存储器件及其制造方法，以通过缩短引脚的宽度和间隔距离来提高集成度，并且通过防止单通道效应来减少漏电流和截止电流。 半导体衬底（110）包括主体（102）和一对销（105a，105b）。 一对针脚从身体突出。 绝缘层（157）填充在一对销之间。 一对浮栅电极（130a，130b）形成在一对引脚的一侧。 浮栅电极高于一对引脚。 栅电极（140）位于一对浮栅上。

公开(公告)号：KR1020080060657A

公开(公告)日：2008-07-02

申请号：KR1020060135005

申请日：2006-12-27

Applicant: 삼성전자주식회사

Inventor： 송승환 ,  김석필 ,  박윤동 ,  김원주 ,  구준모 ,  조경래 ,  현재웅 ,  변성재

IPC: H01L21/336

CPC classification number: H01L29/785 ,  H01L21/76897 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/7881 ,  H01L29/792 ,  H01L2029/7858

Abstract: A semiconductor device and a manufacturing method thereof are provided to prevent penetration of conductive materials into a void by blocking the expansion of a void between fins using a semiconductor pillar. A semiconductor substrate comprises a pair of fins(105a,105b) which are used as an active region. A semiconductor pillar(105d) is inserted between the pins in order to connect the pair of pins. A contact plug is formed on the semiconductor pillar so as to be connected to the upper plane of the pair of fins. Wherein, the fin and the semiconductor pillar are formed of the same semiconductor material.

Abstract translation: 提供半导体器件及其制造方法，以防止导电材料通过使用半导体柱阻挡在翅片之间的空隙的膨胀而渗透到空隙中。 半导体衬底包括用作有源区的一对散热片（105a，105b）。 半导体柱（105d）插入在引脚之间以便连接该对引脚。 接触插塞形成在半导体柱上，以便与一对鳍片的上平面连接。 其中，鳍和半导体柱由相同的半导体材料形成。

公开(公告)号：KR1020080048314A

公开(公告)日：2008-06-02

申请号：KR1020060118559

申请日：2006-11-28

Applicant: 삼성전자주식회사

Inventor： 김원주 ,  김석필 ,  박윤동 ,  구준모

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: G11C11/5678 ,  G11C13/0004 ,  H01L27/24 ,  H01L27/2463

Abstract: A non-volatile memory device and a manufacturing method thereof are provided to reduce a manufacturing cost by forming unit cells of a multilayered structure. One or more first semiconductor layers(110) of a first conductive type is stacked apart from each other on a part of a substrate(105). A plurality of resistance change storage layers(155) are formed on the first semiconductor layers in order to cover sidewalls of the semiconductor layers. A plurality of second semiconductor layers(150) of a second conductive type are inserted between the first semiconductor layers and the first resistance change storage layers. The second conductive type is opposite to the first conductive type. A plurality of bit lines connected to the first resistance change storage layers.

Abstract translation: 提供了一种非易失性存储器件及其制造方法，以通过形成多层结构的单元来降低制造成本。 第一导电类型的一个或多个第一半导体层（110）在衬底（105）的一部分上彼此分离堆叠。 为了覆盖半导体层的侧壁，在第一半导体层上形成有多个电阻变化存储层（155）。 多个第二导电类型的第二半导体层（150）插入在第一半导体层和第一电阻变化存储层之间。 第二导电类型与第一导电类型相反。 连接到第一电阻变化存储层的多个位线。

公开(公告)号：KR1020070094444A

公开(公告)日：2007-09-20

申请号：KR1020060113041

申请日：2006-11-15

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  박윤동 ,  김원주 ,  김석필 ,  현재웅 ,  이정훈

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273 ,  H01L21/823437 ,  H01L21/823475

Abstract: A non-volatile memory device having a pair of fins and a method for manufacturing the same are provided to supply a body-bias to the fins by supplying a voltage to a body, while improving a short channel effect. A semiconductor substrate(110) has a body(102) and a pair of fins(105a,105b) protruding from the body. A bridge insulating layer(115) connects upper ends of the fins to confine voids(117) between the fins. A control gate electrode(140) covers at least a portion of outer surfaces of the fins, and extends over the bridge insulating layer. Gate insulating layers(125b) are interposed between the control gate electrode and the fins. Storage nodes(130b) are interposed between the gate insulating layers and the control gate electrode.

Abstract translation: 提供一种具有一对翅片的非易失性存储装置及其制造方法，用于通过向身体提供电压来提供身体偏置，同时改善短的通道效果。 半导体基板（110）具有主体（102）和从主体突出的一对翅片（105a，105b）。 桥接绝缘层（115）连接翅片的上端以限制翅片之间的空隙（117）。 控制栅电极（140）覆盖翅片的外表面的至少一部分，并在桥绝缘层上延伸。 栅极绝缘层（125b）插入在控制栅电极和散热片之间。 存储节点（130b）插入在栅极绝缘层和控制栅电极之间。

公开(公告)号：KR1020070080681A

公开(公告)日：2007-08-13

申请号：KR1020060012033

申请日：2006-02-08

Applicant: 삼성전자주식회사

Inventor： 최혁순 ,  이효석 ,  구준모 ,  김광희

IPC: B82B3/00

CPC classification number: B05D3/0263 ,  B05D1/00 ,  B05D1/185 ,  B05D2401/32 ,  B22F1/0018 ,  B22F1/0062 ,  B22F2998/00 ,  B82Y10/00 ,  B82Y30/00 ,  Y10T428/24355 ,  Y10T428/24372 ,  Y10T428/24479 ,  Y10T428/2457 ,  Y10T428/2462 ,  B22F1/0022

Abstract: A method for forming nano-particle array by convective assembly is provided to uniformly align nano-particles of the array on a large size substrate and a convective assembly apparatus for the same is provided. A method includes a coating step for forming a coating layer on nano-particles; a primary convection current aligning step and a secondary convection current aligning step. The primary convection current aligning step includes parallel moving a first substrate between colloidal solutions containing the coated nano-particles, and the secondary convection current aligning step includes topically heating the top of the colloidal solution and removing the solvent. The first substrate and the second substrate are disposed to face each other.

Abstract translation: 提供了一种通过对流组装形成纳米颗粒阵列的方法，以将阵列的纳米颗粒均匀地排列在大尺寸基板上，并提供了用于其的对流组装装置。 一种方法包括在纳米颗粒上形成涂层的涂布步骤; 主对流电流对准步骤和次对流电流对准步骤。 主对流电流对准步骤包括在包含涂覆的纳米颗粒的胶体溶液之间平行移动第一衬底，并且次对流电流对准步骤包括局部加热胶体溶液的顶部并除去溶剂。 第一基板和第二基板被设置为彼此面对。

公开(公告)号：KR100678268B1

公开(公告)日：2007-02-02

申请号：KR1020040083900

申请日：2004-10-20

Applicant: 삼성전자주식회사

Inventor： 구준모

IPC: H04N5/232

CPC classification number: H04N5/23287 ,  G02B27/646 ,  H04N5/2254 ,  H04N5/23248

Abstract: 본 발명은 카메라 렌즈 어셈블리의 손떨림 보정 장치에 있어서, 일면에 이미지 센서가 설치된 보드; 상기 보드의 일측에 설치되어, 일평면상에서 제1 방향 및 상기 제1 방향에 수직하는 제2 방향으로 상기 보드를 유동시키는 더블 액츄에이터(double actuator); 및 상기 보드가 제1 방향 또는 제2 방향으로 유동하는 것을 안내하면서, 상기 카메라 렌즈 어셈블리의 광축에 대하여 상기 보드가 회전하는 것을 방지하는 가이드 수단을 포함하는 카메라 렌즈 어셈블리의 손떨림 보정 장치를 개시한다. 상기와 같이 구성된 카메라 렌즈 어셈블리의 손떨림 보정 장치는 보드를 두 방향으로 유동시키는 액츄에이터를 보드의 일측에 모두 구성함으로써 카메라 렌즈 어셈블리의 소형화에 기여하게 되었다. 더욱이, 보드의 유동은 제1 방향과 제2 방향을 따르는 직선운동만 가능하게 하는 가이드 수단에 의해 이루어지기 때문에, 광축에 대하여 이미지 센서가 회전하는 것을 방지하여 제품의 신뢰성이 향상된다.
카메라, 손떨림, 보정, 보이스 코일 모터, 가이드 수단

Abstract translation: 本发明涉及用于照相机镜头组件的照相机抖动校正装置，其包括：基板，其具有安装在其一个表面上的图像传感器; 安装在所述板的一侧的双致动器，以使所述板在第一方向上在平面上以及在垂直于所述第一方向的第二方向上流动; 以及引导装置，用于引导板沿第一方向或第二方向流动并且防止板相对于照相机镜头组件的光轴旋转。 如上所述配置的照相机镜头组件的照相机抖动校正装置通过配置用于在基板的一侧上沿两个方向移动基板的致动器来有助于照相机镜头组件的小型化。 此外，由于板的流动由仅能够沿着第一方向和第二方向线性运动的引导装置形成，所以防止了图像传感器相对于光轴的旋转，并且产品的可靠性得到改善。

公开(公告)号：KR100634548B1

公开(公告)日：2006-10-13

申请号：KR1020050063302

申请日：2005-07-13

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  서범석 ,  박영수 ,  이정현 ,  신상민 ,  김석필

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/20

Abstract: A method for manufacturing a material layer capable of increasing the deposition rate of a noble metal layer on a ferroelectric layer, a method for manufacturing a ferroelectric capacitor using the same, a semiconductor memory device having the ferroelectric capacitor, and a manufacturing method thereof are provided to increase electrostatic capacity of the ferroelectric capacitor by forming an upper electrode on a ferroelectric substance. A lower electrode(88) is formed. A ferroelectric layer(90) is formed on the lower electrode. The ferroelectric layer is exposed to a seed plasma. An upper electrode(92) is formed on a section of the ferroelectric layer exposed to the seed plasma. The upper electrode includes a source material of the seed plasma. The lower electrode is formed on a substrate where a trench having predetermined depth and width is formed, thereby covering a sidewall and a bottom of the trench. The width of the trench is narrower than 0.39 mum.

Abstract translation: 提供一种能够增加铁电层上的贵金属层的沉积速率的材料层的制造方法，使用该方法制造强电介质电容器的方法，具有该强电介质电容器的半导体存储器件及其制造方法 通过在铁电物质上形成上电极来增加铁电电容器的静电容量。 形成下电极（88）。 铁电层（90）形成在下电极上。 铁电层暴露于种子等离子体。 上电极（92）形成在暴露于种子等离子体的铁电层的一部分上。 上电极包括种子等离子体的源材料。 下电极形成在具有预定深度和宽度的沟槽的衬底上，由此覆盖沟槽的侧壁和底部。 沟槽的宽度比0.39μm窄。

公开(公告)号：KR1020060034884A

公开(公告)日：2006-04-26

申请号：KR1020040083900

申请日：2004-10-20

Applicant: 삼성전자주식회사

Inventor： 구준모

IPC: H04N5/232

CPC classification number: H04N5/23287 ,  G02B27/646 ,  H04N5/2254 ,  H04N5/23248

Abstract: 본 발명은 카메라 렌즈 어셈블리의 손떨림 보정 장치에 있어서, 일면에 이미지 센서가 설치된 보드; 상기 보드의 일측에 설치되어, 일평면상에서 제1 방향 및 상기 제1 방향에 수직하는 제2 방향으로 상기 보드를 유동시키는 더블 액츄에이터(double actuator); 및 상기 보드가 제1 방향 또는 제2 방향으로 유동하는 것을 안내하면서, 상기 카메라 렌즈 어셈블리의 광축에 대하여 상기 보드가 회전하는 것을 방지하는 가이드 수단을 포함하는 카메라 렌즈 어셈블리의 손떨림 보정 장치를 개시한다. 상기와 같이 구성된 카메라 렌즈 어셈블리의 손떨림 보정 장치는 보드를 두 방향으로 유동시키는 액츄에이터를 보드의 일측에 모두 구성함으로써 카메라 렌즈 어셈블리의 소형화에 기여하게 되었다. 더욱이, 보드의 유동은 제1 방향과 제2 방향을 따르는 직선운동만 가능하게 하는 가이드 수단에 의해 이루어지기 때문에, 광축에 대하여 이미지 센서가 회전하는 것을 방지하여 제품의 신뢰성이 향상된다.
카메라, 손떨림, 보정, 보이스 코일 모터, 가이드 수단

公开(公告)号：KR1020060010631A

公开(公告)日：2006-02-02

申请号：KR1020040059399

申请日：2004-07-28

Applicant: 삼성전자주식회사

Inventor： 신상민 ,  김석필 ,  박영수 ,  이정현 ,  구준모

IPC: H01L27/105

CPC classification number: H01L27/11502 ,  H01L28/55 ,  H01L28/65 ,  Y10T29/417

Abstract: 본 발명은 Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터에 관한 것이다. 하부 전극, 상기 하부 전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부 전극을 포함하는 강유전체 캐패시터에 있어서, 상기 하부 전극은, 상온에서 Ir 및 Ru가 다상인 형태이며, 바람직하게는 Ir : Ru 조성비(at% 비)가 약 70:30 내지 30:70의 사이 범위인 Ir-Ru 다상 합금을 포함하는 강유전체 캐패시터를 제공하여, 강유전체층의 표면 거칠기를 감소시키고, 캐패시터의 피로 특성, 누설 전류 특성을 향상시킬 수 있다.

公开(公告)号：KR1020050000708A

公开(公告)日：2005-01-06

申请号：KR1020030041193

申请日：2003-06-24

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  김세윤 ,  김경염

IPC: G02B6/28

CPC classification number: H04B10/40

Abstract: PURPOSE: An optical branching filter having a Brag diffraction grating and an optical communication module using the same are provided to minimize the cross-talk by using the Brag diffraction grating having wave selectivity. CONSTITUTION: An optical branching filter(100) includes first and second waveguides(110,120), an input waveguide(110a), a dummy waveguide(120a), and first and the second output waveguides(110b,120b). The first and the second waveguides are adjacently arranged each other to perform a mode coupling process. The input waveguide, the dummy waveguide, and the first and the second output waveguides are used for receiving and transmitting optical signals. First and second Brag diffraction gratings(111,121) are formed on the first and the second output waveguides in order to minimize cross-talk.

Abstract translation: 目的：提供具有布拉格衍射光栅的光分路滤波器和使用该分支滤波器的光通信模块，以通过使用具有波选择性的布拉格衍射光栅来最小化串扰。 构成：光分路滤波器（100）包括第一和第二波导（110,120），输入波导（110a），虚拟波导（120a）以及第一和第二输出波导（110b，120b）。 第一和第二波导彼此相邻地布置以执行模式耦合处理。 输入波导，虚拟波导和第一和第二输出波导用于接收和发送光信号。 第一和第二布拉格衍射光栅（111,121）形成在第一和第二输出波导上，以便使串扰最小化。