公开(公告)号：KR1020150079274A

公开(公告)日：2015-07-08

申请号：KR1020130169391

申请日：2013-12-31

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 김현석 ,  한승우 ,  류명관 ,  박준석 ,  손경석

IPC: H01L29/786 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/36

Abstract: 박막트랜지스터및 그제조방법이개시된다. 개시된박막트랜지스터는채널층이게이트전극과상대적으로가까운제 1영역과상대적으로거리가먼 제 2영역을포함할수 있으며, 채널층을구성하는물질중 적어도하나는제 1영역보다제 2영역에서의농도가더 클수 있다. 채널층은아연(Zn) 및불소(F)를포함할수 있으며, 제 2영역에서의불소의농도가제 1영역에서의불소의농도보다클 수있다.

Abstract translation: 公开了一种薄膜晶体管及其制造方法。 所公开的薄膜晶体管包括其中沟道区域相对靠近栅电极的第一区域和沟道层相对于栅电极相对较远的第二区域。 形成沟道层的至少一种材料能够在第二区域中具有比在第一区域中更大的浓度。 通道层能够含有锌（Zn）和氟（F）。 第二区域的氟浓度能够比第一区域的氟浓度大。

公开(公告)号：KR1020150060150A

公开(公告)日：2015-06-03

申请号：KR1020130144247

申请日：2013-11-26

Applicant: 삼성전자주식회사

Inventor： 손경석 ,  류명관 ,  서석준

IPC: H01L29/786 ,  H01L21/336 ,  H01L51/50

CPC classification number: H01L29/786 ,  H01L29/42384 ,  H01L51/50

Abstract: 박막트랜지스터및 그제조방법이개시된다. 개시된박막트랜지스터는, 게이트전극과, 채널층과, 게이트전극과채널층사이에구비된게이트절연층및, 소스전극및 드레인전극;을포함하며, 게이트전극은, 소스전극과채널층이컨택되는소스컨택영역및 드레인전극과채널층이컨택되는드레인컨택영역사이에, 게이트전압이인가되지않는적어도하나의비게이트영역을포함한다.

Abstract translation: 公开了一种薄膜晶体管及其制造方法。 所公开的薄膜晶体管包括栅电极，沟道层，形成在栅电极和沟道层之间的栅极绝缘层，源电极和漏电极。 栅电极包括至少一个非栅极区域，在与源极电极和沟道层接触的源极接触区域和与漏极电极和沟道层接触的漏极接触区域之间不施加电流。

公开(公告)号：KR1020150059681A

公开(公告)日：2015-06-02

申请号：KR1020130143061

申请日：2013-11-22

Applicant: 삼성전자주식회사

Inventor： 박준석 ,  김태상 ,  김현석 ,  류명관 ,  박영수 ,  조성호

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/7869

Abstract: 이중채널층을가진박막트랜지스터가개시된다. 개시된박막트랜지스터는게이트전극상의게이트절연층과, 상기게이트절연층상에순차적으로형성된제1 채널층및 제2 채널층을포함하는복수의채널층과, 상기복수의채널층각각의양단과접촉하게형성된소스전극및 드레인전극을포함한다. 상기제1 채널층은메탈옥사이드층이며, 상기제2 채널층은메탈옥시나이트라이드층이다.

Abstract translation: 公开了一种包括双通道层的薄膜晶体管。 所公开的薄膜晶体管包括形成在栅电极上的栅极绝缘层，包括依次形成在栅绝缘层上的第一沟道层和第二沟道层的多个沟道层，以及源极和 漏电极，其与每个沟道层的两端接触。 第一沟道层是金属氧化物层。 第二沟道层是金属氮氧化物层。

公开(公告)号：KR1020150025621A

公开(公告)日：2015-03-11

申请号：KR1020130103428

申请日：2013-08-29

Applicant: 삼성전자주식회사

Inventor： 김선재 ,  김태상 ,  류명관 ,  박준석 ,  서석준 ,  손경석 ,  조성호

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/1033 ,  H01L29/66969 ,  H01L29/78696 ,  H01L27/1225 ,  H01L29/06 ,  H01L29/78606

Abstract: 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관해 개시되어 있다. 개시된 트랜지스터는 다층 구조를 갖는 채널층을 포함할 수 있다. 상기 채널층은 제1 및 제2층을 포함할 수 있고, 상기 제1층이 제2층보다 게이트에 가까이 배치될 수 있다. 상기 제2층은 상기 제1층보다 높은 전기 저항을 가질 수 있다. 상기 제1 및 제2층 중 적어도 하나는 아연(zinc), 산소(oxygen) 및 질소(nitrogen)를 포함하는 반도체 물질을 구비할 수 있다. 또는, 상기 제1 및 제2층 중 적어도 하나는 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하는 반도체 물질을 구비할 수 있다. 상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높을 수 있다. 상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높을 수 있다.

Abstract translation: 公开了一种晶体管及其制造方法，以及包括晶体管的电子器件。 晶体管可以包括具有多层结构的沟道层。 沟道层可以包括第一层和第二层。 第一层可以比第二层更靠近栅极。 与第一层相比，第二层可具有更高的电阻。 第一层和第二层中的至少一层可以包括含有锌，氧和氮的半导体材料。 此外，第一层和第二层中的至少一个可以包括含有氟化氮锌的半导体材料。 第二层的氧含量可以高于第一层的氧含量。 第二层的氟含量可以高于第一层的氟含量。

公开(公告)号：KR1020150016789A

公开(公告)日：2015-02-13

申请号：KR1020130092667

申请日：2013-08-05

Applicant: 삼성전자주식회사

Inventor： 김현석 ,  김선재 ,  김태상 ,  류명관 ,  박준석 ,  손경석

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/66742 ,  H01L29/78696 ,  H01L29/66969 ,  H01L29/78606

Abstract: 개시된 박막 트랜지스터는, 아연(zinc), 질소(nitrogen) 및 산소(oxygen)를 포함하는 채널층; 상기 채널층 상에 마련되며, 불소(fluorine)를 포함하는 식각 정지층; 상기 채널층의 양 측에 각각 접촉된 소스 및 드레인 전극; 상기 채널층에 대응하도록 구비된 게이트 전극; 및 상기 채널층과 상기 게이트 전극 사이에 구비된 게이트 절연층;을 포함한다.

Abstract translation: 所公开的薄膜晶体管包括包含锌，氮和氧的沟道层，蚀刻停止层，其形成在沟道层上并且分别包括与沟道层的两侧接触的氟，源极和漏极 形成为对应于沟道层的栅极电极和形成在沟道层和栅电极之间的栅极绝缘层。

公开(公告)号：KR1020150016034A

公开(公告)日：2015-02-11

申请号：KR1020130092247

申请日：2013-08-02

Applicant: 삼성전자주식회사

Inventor： 김선재 ,  김태상 ,  박준석 ,  류명관 ,  손경석 ,  조성호

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/78696

Abstract: 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터가 개시된다. 개시된 박막 트랜지스터는 게이트 전극과, 상기 게이트 전극 상의 게이트 절연층과, 상기 게이트 절연층 상에 순차적으로 형성된 하부 채널층 및 상부 채널층을 포함하는 징크 옥시나이트라계 채널층과, 상기 복수의 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극을 포함한다.
상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역이다.

Abstract translation: 公开了具有氮氧化锌多通道层的薄膜晶体管。 薄膜晶体管包括栅电极，栅电极上的栅极绝缘层，在栅极绝缘层上依次形成具有上沟道层和下沟道层的氧氮化锌沟道层，源电极和 分别接触通道层的两端的漏电极。 上通道层与下通道层相比具有较高的电阻。 上沟道层包括接触源极的第一区域，接触漏电极的第二区域和第一区域与第二区域之间的中间区域。 与中部地区相比，第一区域和第二区域的载流子浓度较高。

公开(公告)号：KR101375834B1

公开(公告)日：2014-03-18

申请号：KR1020070118827

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 박경배 ,  윤선미 ,  이상윤 ,  최재영 ,  신현진 ,  류명관 ,  김태상 ,  권장연 ,  손경석 ,  정지심

IPC: H01L21/20 ,  H01L29/786 ,  B82Y40/00

CPC classification number: H01L21/02675 ,  H01L21/02532 ,  H01L29/66765 ,  Y10S977/762 ,  Y10S977/778

Abstract: 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법이 개시된다. 개시된 다결정 실리콘 박막의 제조방법은 기판 상에 비정질 실리콘으로 활성층을 형성하는 단계; 상기 활성층에 금 나노로드를 도포하는 단계; 상기 금 나노로드에 적외선 영역의 광을 조사하여 상기 활성층을 결정화 시키는 단계;를 포함한다.

公开(公告)号：KR101345378B1

公开(公告)日：2013-12-24

申请号：KR1020070048310

申请日：2007-05-17

Applicant: 삼성전자주식회사

Inventor： 류명관 ,  김준성 ,  이상윤 ,  황억채 ,  김태상 ,  권장연 ,  박경배 ,  손경석 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/7869

Abstract: ZnO 계박막트랜지스터및 제조방법에관해개시된다. ZnO 계박막트랜지스터는채널층에플라즈마에대해 ZnO에비해높은분자결합력을갖는 ZnCl 성분이포함된다. ZnCl 성분은채널층 전체뿐 아니라채널의표면가까운영역에형성된다. ZnCl 은플라즈마충격에강하며, 플라즈마에노출되었을때 잘분해되지않으며따라서캐리어농도증가가억제된다. ZnCl 성분은채널층 재료에포함되어채널층 전체에분포될수 도있고, 또는채널층 패터닝시플라즈마가스에 Cl 성분을포함시켜채널층 에칭과정에서채널층의표면영역에함유될수 있다.

Abstract translation: 公开了一种ZnO基薄膜晶体管及其制造方法。 ZnO基薄膜晶体管包括ZnCl组分，该组分对沟道层中的ZnO与等离子体具有高分子结合力。 ZnCl组分不仅形成在整个沟道层上，而且形成在沟道表面附近。 ZnCl 2抗等离子体冲击并且在暴露于等离子体时不会很好地分解，因此抑制了载流子浓度的增加。 ZnCl组分可以被包括在沟道层材料中并且遍布沟道层分布，或者可以在沟道层刻蚀工艺期间通过在沟道层图案化期间将Cl组分包括在等离子体气体中而包含在沟道层的表面区域中。

公开(公告)号：KR1020130137452A

公开(公告)日：2013-12-17

申请号：KR1020120061083

申请日：2012-06-07

Applicant: 삼성전자주식회사 ,  삼성디스플레이 주식회사

Inventor： 박기찬 ,  김준동 ,  임홍균 ,  류명관

IPC: H03K19/0175 ,  G09G3/36

Abstract: A level shifter shifts a first input signal to an output signal and includes a pull-up transistor which is connected between a power input terminal which receives power and an output terminal which outputs an output signal, a pull-down transistor which is connected between the output terminal and a first input terminal which receives a first input signal, and a control circuit which includes a plurality of transistors which control the pull-up transistor by receiving the first input signal and a second input signal. [Reference numerals] (110) Pull-up transistor;(120) Pull-down transistor;(130) Control circuit

Abstract translation: 电平移位器将第一输入信号移动到输出信号，并且包括连接在接收电源的电源输入端子和输出输出信号的输出端子之间的上拉晶体管，连接在输出端子之间的下拉晶体管 输出端子和接收第一输入信号的第一输入端子，以及包括通过接收第一输入信号和第二输入信号来控制上拉晶体管的多个晶体管的控制电路。 （110）上拉晶体管;（120）下拉晶体管;（130）控制电路

公开(公告)号：KR1020130084125A

公开(公告)日：2013-07-24

申请号：KR1020120004912

申请日：2012-01-16

Applicant: 삼성전자주식회사 ,  삼성디스플레이 주식회사

Inventor： 선종백 ,  류명관 ,  이상윤

IPC: H01L29/786

CPC classification number: G03F7/2002 ,  G03F7/0043 ,  G03F7/40 ,  H01L21/02554 ,  H01L21/02581 ,  H01L21/02628 ,  H01L21/46 ,  H01L29/7869 ,  H01L21/02623

Abstract: PURPOSE: A thin film patterning method and a manufacturing method of a semiconductor device using the same are provided to simplify a manufacturing process by patterning a thin film of a simple process without a separate sensitive film. CONSTITUTION: A precursor solution including a precursor of metal oxide is prepared. A thin film (200) is formed by spreading the precursor solution on a substrate (100). The thin film is softly dried. The thin film is exposed to the light by using a photomask in an ozone atmosphere. The part which is not exposed to the light is developed. A patterned metal oxide thin film is formed by hardly drying the developed thin film.

Abstract translation: 目的：提供薄膜图案化方法和使用其的半导体器件的制造方法，以通过在不具有单独的敏感膜的情况下对简单工艺的薄膜进行图案化来简化制造工艺。 构成：制备包含金属氧化物前体的前体溶液。 通过将前体溶液铺展在基底（100）上来形成薄膜（200）。 薄膜轻轻干燥。 通过在臭氧气氛中使用光掩模将薄膜暴露于光。 未曝光的部分被开发出来。 通过几乎不干燥显影的薄膜来形成图案化的金属氧化物薄膜。