公开(公告)号：KR1019990079776A

公开(公告)日：1999-11-05

申请号：KR1019980012558

申请日：1998-04-09

Applicant: 삼성전자주식회사

Inventor： 박철민

IPC: H01L21/26

Abstract: 이 발명은 반도체소자 제조용 이온주입설비의 웨이퍼 리프트장치(wafer lift assembly)의 액츄에이터(actuator)에 관한 것으로, 액츄에이터를 완충스프링을 통해 하우징에 결합하여 안정되게 웨이퍼를 고정하는 이온주입장비의 개선된 액츄에이터에 관한 것이다. 본 발명은 액츄에이터가 하우징 내부에 들어있는 구조를 갖고 있고, 액츄에이터 밑면이 하우징 바닥에 완충스프링을 통해 접촉된다. 이 구조에서 액츄에이터는 옆으로의 흔들림이 없도록 설치된다.

公开(公告)号：KR100177785B1

公开(公告)日：1999-03-20

申请号：KR1019960002634

申请日：1996-02-03

Applicant: 삼성전자주식회사

Inventor： 한민구 ,  박철민 ,  민병혁

IPC: H01L29/70

CPC classification number: H01L29/0847 ,  H01L29/6675 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/78621 ,  H01L29/78645 ,  H01L29/788

Abstract: A field effect transistor includes laterally spaced apart source and drain regions in a substrate, laterally spaced apart undoped regions in the substrate between the laterally spaced apart source and drain regions, a doped channel region in the substrate between the laterally spaced apart undoped regions, and a gate insulating layer on the substrate. A main gate is on the gate insulating layer opposite the channel, and first and second sub gates are on the gate insulating layer, a respective one of which is opposite a respective one of the spaced apart undoped regions. The first and second sub gates are laterally spaced apart from and electrically insulated from the main gate. The transistor may be formed by patterning a photoresist layer and a gate layer to form a main gate and first and second sub gates, reflowing the photoresist into the lateral space between the main gate and the first and second sub gates, etching the gate insulating layer using the reflowed photoresist as a mask, and implanting ions into the substrate to form source and drain regions using the etched gate insulating layer as a mask.

公开(公告)号：KR1020090008010A

公开(公告)日：2009-01-21

申请号：KR1020070071286

申请日：2007-07-16

Applicant: 삼성전자주식회사

Inventor： 고형수 ,  박철민 ,  정주환 ,  홍승범 ,  전대영

IPC: G11B5/127

CPC classification number: G11B9/02 ,  G11B5/6082 ,  H01L29/78

Abstract: An electric field reproduction/record head and a manufacturing method thereof, and an information storage apparatus including the electric field reproduction/record head are provided to improve operation stability and recording density of reproduction/record head by applying the electric field recording method to the drive system of HDD. An electric field reproduction/record head comprises a resistance region(20) which is formed within a substrate, having an end surface facing a recording medium, a source(30a) and a drain(30b) which are formed in either side of the resistance region of the substrate, and an insulating layer(40) and a write electrode(50) which are successively provided in the resistance region. The length(‘±) and width(w) of the resistance region satisfy the following equation, (‘±/w)>=0.2 or (‘±/w)>=1.

Abstract translation: 提供电场再现/记录头及其制造方法以及包括电场再现/记录头的信息存储装置，以通过将电场记录方法应用于驱动器来提高再现/记录头的操作稳定性和记录密度 硬盘系统 电场再现/记录头包括形成在基板内的电阻区域（20），具有面向记录介质的端面，形成在电阻的两侧的源极（30a）和漏极（30b） 区域，以及连续地设置在电阻区域中的绝缘层（40）和写入电极（50）。 电阻区域的长度（'±）和宽度（w）满足下列等式，（'±/ w）= 0.2或（'±/ w）= 1。

公开(公告)号：KR1020080100083A

公开(公告)日：2008-11-14

申请号：KR1020070046201

申请日：2007-05-11

Applicant: 삼성전자주식회사

Inventor： 전대영 ,  고형수 ,  홍승범 ,  박철민

IPC: G11B5/02

CPC classification number: G11B9/02

Abstract: An electric field effect record/playback apparatus and a driving method thereof are provided to compensate the playback sensitivity degradation by a problem in manufacturing and achieve optimum playback sensitivity by applying a predetermined voltage is authorized in a write electrode of an electric field effect record/playback head in the reproduction operation. A driving method of an electric field effect record/playback apparatus employing electric field effect record/playback head(100) including a resistance zone(R) located between a source area(S) and a drain region(D) and a write electrode(W) located in the resistance zone includes a step for applying adjustment voltage lower than critical voltage inducing polarization in a recording medium to the write electrode, and reproducing the information recorded in the recording medium according to the polarization direction of the electric domain on the recording medium based on the change in current amount flowing through the resistance zone.

Abstract translation: 提供电场效应记录/重放装置及其驱动方法以通过制造中的问题来补偿重放灵敏度劣化，并通过在电场效应记录/重放的写入电极中施加预定电压来实现最佳重放灵敏度 在复制操作中。 一种采用电场效应记录/重放头（100）的电场效果记录/重放装置的驱动方法，包括位于源区（S）和漏区（D）之间的电阻区（R）和写电极（ W）包括将低于记录介质中的临界电压诱导极化的调节电压施加到写入电极的步骤，并且根据记录介质上的电畴极化方向再现记录在记录介质中的信息 基于流过电阻区的电流量的变化的介质。

公开(公告)号：KR100790895B1

公开(公告)日：2008-01-03

申请号：KR1020060113388

申请日：2006-11-16

Applicant: 삼성전자주식회사

Inventor： 고형수 ,  정주환 ,  홍승범 ,  박철민

IPC: H01L21/66

CPC classification number: G01Q60/30 ,  G01Q80/00 ,  H01C13/00 ,  Y10T29/49082

Abstract: A semiconductor probe having a resistive tip and a method for fabricating the same are provided to prevent abrasion of a resistive region by forming a plane with a dielectric layer of the resistive region, an electric field shield, and a dielectric layer. A resistive tip is doped with a first impurity. A stage of the resistive tip is doped with a second impurity of low density. The second impurity has polarity different from the polarity of the first impurity. A first and second semiconductor electrode regions are formed on an inclined surface of the resistive tip. The first and second semiconductor electrode regions are doped with the second impurity of high density. A dielectric layer(160) is formed on the resistive tip. An electric field shield(162) is formed on a dielectric layer. The electric field shield and the dielectric layer are formed as a plane on the end of the resistive tip. A cantilever(170) is positioned at an end of the resistive tip.

Abstract translation: 提供具有电阻端头的半导体探针及其制造方法，以通过形成具有电阻区域，电场屏蔽层和电介质层的介电层的平面来防止电阻区域的磨损。 电阻尖端掺杂有第一杂质。 电阻尖端的阶段掺杂有低密度的第二杂质。 第二杂质的极性与第一杂质的极性不同。 第一和第二半导体电极区域形成在电阻尖端的倾斜表面上。 第一和第二半导体电极区域掺杂有高密度的第二杂质。 在电阻尖端上形成介电层（160）。 在电介质层上形成电场屏蔽（162）。 电场屏蔽层和电介质层形成为电阻端头端的平面。 悬臂（170）位于电阻尖端的端部。

公开(公告)号：KR100721906B1

公开(公告)日：2007-05-28

申请号：KR1020030069333

申请日：2003-10-06

Applicant: 삼성전자주식회사

Inventor： 박철민 ,  장경철 ,  우성제

IPC: F04D29/66

CPC classification number: H05K7/20172 ,  F01D5/10 ,  F04D29/668

Abstract: 본 발명은 팬(fan)의 회전력에 의해 발생되는 진동이 지지케이스를 통해 전체 시스템으로 전달되는 것을 방지할 수 있도록 한 팬 어셈블리(fan assembly)에 관한 것이다.
본 발명에 따른 팬 어셈블리는, 팬(20)과; 팬(20)의 외곽부를 둘러싸고 설치되어, 팬(20)을 지지하는 지지케이스(30)와; 팬(20) 및 지지케이스(30)의 접촉면 사이에 개재되어, 팬(20)으로부터 발생된 진동이 지지케이스(30)로 전달되는 것을 방지하는 방진부재(40)를 포함하여 구성된다. 이에 따라, 팬 어셈블리의 조립성 및 기능성을 향상시킬 수 있을 뿐 아니라 전체 시스템의 진동 및 소음을 저감시킬 수 있다.
팬, 지지케이스, 방진부재, 수용부, 진동, 소음

公开(公告)号：KR100612867B1

公开(公告)日：2006-08-14

申请号：KR1020040088163

申请日：2004-11-02

Applicant: 삼성전자주식회사

Inventor： 홍승범 ,  정주환 ,  고형수 ,  박홍식 ,  민동기 ,  김은식 ,  박철민 ,  김성동 ,  백경록

IPC: H01L27/105 ,  H01L27/115

CPC classification number: H01L27/101 ,  B82Y10/00 ,  G11B9/02 ,  G11C11/22

Abstract: 탐침 어레이를 가지는 저항성 메모리 소자 및 그 제조 방법을 제시한다. 본 발명에 따른 저항성 메모리 소자 제조 방법은, 제1기판 상에 바닥 전극 및 강유전층을 순차적으로 형성하고, 제2기판 상에 데이터 기록 및 재생을 위한 저항성 탐침들의 어레이를 형성하는 과정을 포함한다. 탐침의 팁 부분이 강유전층의 표면에 대향되게 제1기판을 제2기판에 폴리머층을 포함하는 결합층을 이용하여 웨이퍼 수준 결합(wafer level bonding)시키는 과정을 포함한다.
저항성 탐침, 유전 분극, 도메인, 도핑, 공핍층

公开(公告)号：KR1020060090487A

公开(公告)日：2006-08-11

申请号：KR1020050011410

申请日：2005-02-07

Applicant: 삼성전자주식회사

Inventor： 고형수 ,  김은식 ,  김성동 ,  정주환 ,  박홍식 ,  박철민 ,  홍승범

IPC: H01L27/115

CPC classification number: G11B9/02 ,  G11C11/5657 ,  Y10S977/947

Abstract: 강유전체 기록 매체 및 그의 기록 방법이 개시된다.
개시되는 본 발명에 따른 강유전체 기록 매체는 극성 반전(polarization reversal)이 이루어지는 소정의 강제 전압(coercive voltage)을 가지는 강유전체층(ferroelectric layer); 상기 강유전체층 위에 형성되는 것으로, 상기 강제 전압보다 낮은 전압인 제 1 전압에서 저항이 작아지고, 상기 강제 전압보다 높은 전압인 제 2 전압에서 저항이 커지는 비휘발성의 이방성 전도층(anisotropic conduction layer);을 구비하고, 상기 강유전체층의 분극 상태와 상기 이방성 전도층의 저항 상태의 조합에 의해 다중 비트의 정보를 저장하는 것을 특징으로 한다.
본 발명에 따른 강유전체 기록 매체 및 그의 기록 방법에 의하면, 강유전체 기록 매체의 하나의 도메인에서도 다중 비트를 구현할 수 있다.

公开(公告)号：KR1020060084739A

公开(公告)日：2006-07-25

申请号：KR1020050005535

申请日：2005-01-20

Applicant: 삼성전자주식회사

Inventor： 박철민 ,  정주환 ,  김준오 ,  홍승범

IPC: H01L21/66

Abstract: 수직 PN접합구조의 압전저항센서를 구비한 반도체 탐침이 개시된다. 개시된 수직 PN 접합구조의 압전저항센서를 구비한 반도체 탐침은, 기판의 일측에서 연장된 캔티레버의 자유단에 형성된 팁과, 상기 캔티레버의 일면 상에 형성되어서 상기 캔티레버의 수직변형에 따라 저항이 변하는 수직 PN접합구조의 압전저항센서를 구비한다. 상기 PN접합 압전저항센서는: 상기 캔티레버의 일면에서 상기 캔티레버의 길이방향으로 n형불순물로 도핑된 n형 영역과, 상기 n형 영역의 표면에서 p형 불순물로 도핑된 p형 영역으로 이루어진 PN 접합구조를 구비한다.

公开(公告)号：KR1020060082509A

公开(公告)日：2006-07-19

申请号：KR1020050002888

申请日：2005-01-12

Applicant: 삼성전자주식회사

Inventor： 박철민 ,  홍승범

IPC: G01R1/067 ,  G01R3/00 ,  B82Y15/00

CPC classification number: G01R3/00 ,  G01R1/07307 ,  H01L22/30

Abstract: 멀티 팁 프로브 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 지지체와, 상기 지지체에 일단이 연결된 캔틸레버와, 상기 캔틸레버의 타단에 형성된 적어도 두 개의 팁을 포함하는 멀티 팁 프로브에 있어서, 상기 캔틸레버는 주어진 간격으로 이격되어 독립된 제1 및 제2 캔틸레버를 포함하는 것을 특징으로 하는 멀티 팁 프로브와 그 제조 방법을 제공한다.