-
公开(公告)号：KR1020000038237A
公开(公告)日：2000-07-05
申请号：KR1019980053145
申请日：1998-12-04
IPC: H01L21/027
Abstract: PURPOSE: A mark pattern used for mask alignment is provided to improve an accuracy of alignment by improving the structure of back-side alignment mark. CONSTITUTION: A mark pattern comprises a front-side alignment mark pattern(21) and a back-side alignment mark pattern(22). The configuration of the back-side alignment mark pattern(22) has same structure at center portion compared to the front-side alignment mark(21), and wider configuration at outer part compared to the front-side alignment mark pattern(21). The most outer part width of the back-side alignment mark(22) is wider than that of the front-side alignment mark(21) by 5 micrometers.
Abstract translation: 目的：提供用于掩模对准的标记图案，以通过改进背面对准标记的结构来提高对准精度。 构成：标记图案包括前侧对准标记图案（21）和背面对准标记图案（22）。 与前侧对准标记（21）相比，背面对准标记图案（22）的中央部具有相同的结构，与前侧对准标记图案（21）相比，外侧配置更宽。 背面对准标记（22）的最外侧部分宽度比前侧对准标记（21）的最外侧部分宽度大5微米。
-
公开(公告)号：KR100241357B1
公开(公告)日：2000-02-01
申请号：KR1019970069551
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/00
Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.
-
公开(公告)号：KR1019990084769A
公开(公告)日：1999-12-06
申请号：KR1019980016753
申请日：1998-05-11
IPC: H01L29/12
Abstract: 본 발명은 게이트의 길이와 수직방향의 높이를 조절할 수 있고, 게이트 누설 전류를 줄일 수 있는 미세 선폭의 T자형 게이트 전극을 제어성 좋게 한 반도체 소자의 미세 T자형 게이트 전극 제작방법에 관한 것이다. 이 방법을 살펴보면, 기판(1)위에 활성층(2)과 캡층(3)을 성장한 후 오믹 금속층(4)을 형성하고, 표면 보호 및 게이트 다리의 높이 조절용 절연막(5)을 증착한다. 그 후 게이트 다리 및 머리용 레지스트(6, 7)를 도포하고 열처리 한다. 게이트 패턴부(8)를 형성하고, 게이트 길이 조절용 절연막(9)을 증착한다. 절연막의 비등방성 식각 공정으로 측면부(10a)를 남기고 바닥부는 제거한다. 다단계 게이트 리세스 공정으로 등방성 식각부(11a), 선택 식각부(11b), 저속 식각부(11c)를 형성한다. 그리고나서, 게이트 금속막(12)의 증착 및 리프트 오프 공정에 의한 T자형 게이트 금속을 완성한다. 이에 따라서, 전자빔 리소그래피를 절연막과 리세스 식각 방법과 결합하여 T자형 게이트 금속을 형성하는 방법으로 게이트 다리의 길이와 높이 및 머리부의 크기를 임의로 조절할 수 있게 하여 게이트 저항을 줄이고, 동시에 머리부와 게이트 접촉면과의 분리거리를 크게 하여 게이트 기생성분을 줄일 수 있게 하며, 다단계 식각 방법으로 게이트 누설 전류를 억제하여 소자의 특성을 향상 시킬 수 있도록 한 것이다. 각 소자의 게이트 금속의 다리 높이는 초기의 절연막과 레지스트의 두께로 조정하고, 전자빔의 노광 에너지와 절연막의 두께로 길이를 조정하며, 머리부는 패턴 설계로 자유롭게 조절할 수 있도록 하므로써 기존의 공정 보다 재현성 있는 T자형 게이트 금속을 얻을 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 게이트 전극을 얻을 수 있는 방법이다.
-
44.发明授权
公开(公告)号：KR100233830B1
公开(公告)日：1999-12-01
申请号：KR1019960035937
申请日：1996-08-28
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 E-MESFET와 D-MESFET 제조용 기판 구조 및 제조방법과 이를 이용한 E-MESFET와 D-MESFET의 구조 및 제조방법에 관한 것으로, 기판과 활성층 사이에 장벽층, 고농도로 도핑된 얇은 제2활성층과 저농도로 도핑된 두꺼운 제1활성층을 형성하고, 표면 캡층을 형성함으로써 기판 누설 전류를 감소시켜 출력 전력과 효율을 향상시키고, 항복 전압의 향상 및 선형성이 우수하고 낮은 상호 변조 왜곡 특성 등의 효과를 얻을 수 있으며, 이 기판을 이용하여 E-MESFET와 D-MESFET를 제작하고 T-형 게이트를 형성하여 잡음 특성을 개선할 수 있는 E-MESFET와 D-MESFET 기판 구조 및 제조방법과 이를 이용한 E-MESFET와 D-MESFET의 구조 및 제조방법이 개시된다.
-
-
Patent Agency Ranking
公开(公告)号：KR100218670B1
公开(公告)日：1999-09-01
申请号：KR1019960061516
申请日：1996-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/336
CPC classification number: H01L29/66863 , H01L21/0274 , H01L21/28581 , H01L21/28587
Abstract: 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 초고주파 저잡음용 소자제작을 위해 게이트 저항을 줄이는 방법으로 Ｔ형 게이트가 사용되고 있는데, 종래의 방법은 공정이 복잡하거나 게이트의 두께에 제한으로 잡음지수를 줄이는데 한계가 있었다. 이러한 문제점을 해결하기 위한 본 발명은 에피구조를 이용하여 전계효과 트랜지스터를 제작할 때 게이트 길이를 줄이기 위해 이중 노광에 의해 게이트패턴을 형성하고 얇은 금속막을 증착한 후 도금용 패턴을 형성하고 전기 도금으로 게이트를 형성하는 공정을 수행하므로 생산 단가와 수율을 높일 수 있으며, 잡음지수를 향상시킬 수 있는 반도체 소자의 게이트 형성 방법이 제시된다.
-
公开(公告)号：KR100129844B1
公开(公告)日：1998-10-01
申请号：KR1019940035472
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H03F3/20
CPC classification number: H03F1/3205 , H04B1/40
Abstract: 본 발명은 3.3V이하의 낮은 전원전압으로 동작하는 아날로그 통신 방식과 디지털 통신 방식 모두에서 사용될 수 있는 전력증폭기에 관한 것이다.
아날로그와 디지털 방식에 따라서 입력단과 중간단에서 게이트 바이어스를 조절하도록 하였으며, 출력단은 주 주파수에서는 정합이 되고, 2차 및 3차 고조파에서는 2Ω이하의 낮은 임피던스를 갖도록 전력 증폭기를 구성함으로써 선형성을 유지하면서도 고효율 특성을 가진다.-
公开(公告)号：KR1019970003908B1
公开(公告)日：1997-03-22
申请号：KR1019930005879
申请日：1993-04-08
Applicant: 한국전자통신연구원
IPC: H01L21/68
Abstract: The method for mounting chemical composite wafer on plain glass substrate includes steps ; a) forming protection layer(2) against damage or crack ; b) spraying wax(3) for adhering a plain glass a substrate(4) and a wafer(1) ; and c) adhering front side of the wafer on which the protection layer is formed and the plain glass substrate coated by the wax. The protection layer formed by baking after spraying photo sensitive layer.
Abstract translation: 化学复合晶片在普通玻璃基板上的安装方法包括： a）形成保护层（2），防止损坏或破裂; b）喷涂蜡（3）以将平板玻璃粘附在基板（4）和晶片（1）上; 以及c）粘附其上形成有保护层的晶片的正面和由蜡涂覆的平板玻璃基板。 保护层通过喷涂形成的感光层。
-
-
公开(公告)号：KR1019960002089B1
公开(公告)日：1996-02-10
申请号：KR1019930005880
申请日：1993-04-08
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: The air bridge of the power FET is formed by (a) forming unit gates comprising a first metal layer(5) and a second metal(6) layer on the substrate(1), (b) covering a first dual tone photoresist(2) on the wafer, and forming a post pattern for the air bridge by the use of a negative profile, (c) heat-treating the post pattern, (d) forming a base metal layer(3) by the electron beam heat deposition, (e) covering a second dual tone photoresist(4), and defining it, and (f) electroplating a gold on the patterned wafer, and removing the photoresists(2, 4) and the metal layer(3). The power FET is used for a microwave unit.
Abstract translation: 功率FET的空气桥由（a）在衬底（1）上形成包括第一金属层（5）和第二金属（6）层的单位栅极形成，（b）覆盖第一双色光致抗蚀剂（2） ），并且通过使用负型轮廓形成用于空气桥的柱状图案，（c）热处理柱状图案，（d）通过电子束热沉积形成贱金属层（3） （e）覆盖第二双色光致抗蚀剂（4）并限定它;（f）在图案化晶片上电镀金，以及去除光致抗蚀剂（2,4）和金属层（3）。 功率FET用于微波单元。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.023 seconds)
