公开(公告)号：KR1020120074495A

公开(公告)日：2012-07-06

申请号：KR1020100136352

申请日：2010-12-28

Applicant: 한국전자통신연구원

Inventor： 박지만 ,  도이미 ,  백규하 ,  박건식 ,  김동표 ,  우종창 ,  김진식 ,  김주연 ,  정예슬 ,  함용현

IPC: G06K19/07

CPC classification number: G06K19/07345

Abstract: PURPOSE: An RFID(Radio Frequency ID) tag equipped with a physical switch is provided to increase recognition ratio of an RFID tag by supplying a physical switch. CONSTITUTION: An antenna receives an RF signal from a reader. An AFE(Analog Front End)(110) generates voltage by using the RF signal. The switch is inserted between the antenna and the AFE and controls connection between the antenna and the AFE through switching operation. The switch includes first and third switches, a control module(120), and a rechargeable battery(140).

Abstract translation: 目的：提供配有物理开关的RFID（射频识别）标签，通过提供物理开关提高RFID标签的识别率。 构成：天线从读取器接收RF信号。 AFE（模拟前端）（110）通过使用RF信号产生电压。 开关插在天线和AFE之间，通过切换操作控制天线与AFE之间的连接。 开关包括第一和第三开关，控制模块（120）和可再充电电池（140）。

公开(公告)号：KR1020120042655A

公开(公告)日：2012-05-03

申请号：KR1020110103962

申请日：2011-10-12

Applicant: 한국전자통신연구원

Inventor： 박건식

IPC: C01B31/02 ,  C23C16/26

CPC classification number: C01B32/182 ,  B82B3/0009 ,  C23C16/26

Abstract: PURPOSE: A method for forming a large-scaled graphene substrate and a graphene device is provided to obtain the graphene substrate and the graphene device with band gaps by adjusting the patterning size of graphene into nano-scales. CONSTITUTION: A method for forming a large-scaled graphene substrate and a graphene device includes the following: a substrate(11) is prepared; a catalytic layer is formed on the substrate; graphene(13) is formed on the catalytic layer; the catalytic layer is selectively eliminated without the separation of the catalytic layer and the graphene ; and the graphene is immersed or absorbed on the substrate. The catalytic layer is based on at least one transition metals of Ni, Co, Cu, Fe, Pt, Au, Al, Cr, Mg, Mn, Mo, Rh, Si, SiC, Ta, Ti, W, U, V, and Zr.

Abstract translation: 目的：提供一种用于形成大型石墨烯衬底和石墨烯器件的方法，以通过将石墨烯的图案化尺寸调整为纳米尺度来获得具有带隙的石墨烯衬底和石墨烯器件。 构成：用于形成大规模石墨烯基板和石墨烯装置的方法包括：制备基板（11）; 在基板上形成催化层; 在催化剂层上形成石墨烯（13）; 选择性地除去催化剂层而不分离催化剂层和石墨烯; 并且石墨烯被浸没或吸收在基底上。 催化剂层基于Ni，Co，Cu，Fe，Pt，Au，Al，Cr，Mg，Mn，Mo，Rh，Si，SiC，Ta，Ti，W，U， 和Zr。

公开(公告)号：KR101087136B1

公开(公告)日：2011-11-25

申请号：KR1020080122215

申请日：2008-12-04

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  박건식 ,  박종문 ,  윤용선 ,  김상기 ,  구진근 ,  김보우 ,  강진영

IPC: H01L21/324

Abstract: 본 발명은 실리콘 웨이퍼 기판의 적재가 용이할 뿐만 아니라 초기 열산화 공정 시 발생될 수 있는 자연 산화막 발생을 최대한 억제할 수 있고, 반응 가스의 균일할 확산을 유도하여 균일한 두께의 산화막을 발생시킬 수 있는 반도체 제조용 횡형 확산로에 관한 것으로서, 상기 횡형 확산로는, 상하로 개폐가능하며 그 내부에 다수의 실리콘 웨이퍼 기판이 적재되는 적재 수단과, 상기 적재 수단을 수평 방향으로 이동시켜 상기 반응실 내부로 이동시키는 운반 수단과, 상기 운반 수단에 의해 적재 수단이 반응실 내부로 이동되는 동안 상기 적재 수단의 내부로 질소 가스를 주입하는 질소 가스 주입 수단을 포함하여 이루어진다.
반도체 제조, 열산화, 열확산, 확산로,

公开(公告)号：KR1020110046141A

公开(公告)日：2011-05-04

申请号：KR1020090102999

申请日：2009-10-28

Applicant: 한국전자통신연구원

Inventor： 김동표 ,  백규하 ,  박건식 ,  도이미

IPC: H01L21/288 ,  H01L21/60 ,  H01L23/48 ,  H01L23/12

CPC classification number: H01L21/76898 ,  H01L23/3128 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05599 ,  H01L2224/13025 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/04941 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PURPOSE: A method for forming a via and a method for manufacturing a stack chip package using the same are provided to supply a solution with metal particles to a via hole to process a substrate at a lower temperature, thereby quickly and simply forming a via. CONSTITUTION: A via hole(103) is formed in a substrate(102). The substrate is dipped in a first solution(30) so that the via hole is filled with the first solution. A second solution(32) with a metal particle is provided to the first solution so that the metal particle is sunken in the via hole. The substrate with the via hole is processed by heat. A via is formed in the via hole.

Abstract translation: 目的：提供一种用于形成通孔的方法和使用该方法制造堆叠芯片封装的方法，以将金属颗粒的溶液提供给通孔，以在较低温度下处理基板，从而快速且简单地形成通孔。 构成：在基板（102）中形成通孔（103）。 将衬底浸入第一溶液（30）中，使得通孔填充第一溶液。 向第一溶液提供具有金属颗粒的第二溶液（32），使得金属颗粒在通孔中下沉。 具有通孔的基板通过加热处理。 在通孔中形成通孔。

公开(公告)号：KR101016441B1

公开(公告)日：2011-02-21

申请号：KR1020080124277

申请日：2008-12-08

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  강승열 ,  구진근 ,  김보우 ,  강진영

IPC: H01L29/786

Abstract: 본 발명은 게이트 전극과 소스-드레인 전극 형상 간 오정렬을 방지하고 제조 수율을 향상시킬 수 있는 하부 게이트형 유기박막 트랜지스터 제조 방법을 제공한다. 본 발명에 따른 유기박막 트랜지스터 제조 방법은, 게이트 전극과 게이트 절연막이 형성된 기판 전면 상에 형상반전 감광막과 광 표백물질막을 도포하는 단계와, 마스크를 사용하여 상기 형상반전 감광막 중에서 필드 영역의 감광막만을 선택적으로 감광시키는 단계와, 상기 형상 반전 감광막 중에서 상기 게이트 전극 상부에 위치한 감광막이 감광되고 소스-드레인 전극 형성 영역의 감광막은 감광되지 않도록 전면 노광을 실시하는 단계와, 상기 전면 노광 후, 상기 광 표백물질막을 제거하고, 감광된 상기 필드 영역 및 게이트 전극 상부의 감광막을 형상 반전시키는 단계와, 전면 노광을 실시하여, 형상 반전되지 않은 상기 소스-드레인 전극 형성 영역의 감광막을 감광시키는 단계와, 상기 감광된 소스-드레인 전극 형성 영역의 감광막을 현상액으로 제거하는 단계를 포함한다.
유기박막 트랜지스터, 게이트 전극

公开(公告)号：KR100934216B1

公开(公告)日：2009-12-29

申请号：KR1020070125515

申请日：2007-12-05

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  구진근 ,  김보우 ,  강진영

IPC: H01L29/70

Abstract: A bipolar phototransistor for a short wavelength and a manufacturing method thereof are provided to improve the characteristic of a leakage current by forming an anti-depletion layer in a surface of a base. A first base is formed in a base region(20) by the high energy ion implantation of a first type impurity. A second oxide film is formed in the front side of the substrate. An emitter region(30) and a blocking region are defined in a second oxide film. A second emitter and a second blocking layer are formed by ion-implanting a second impurity to the emitter region and the blocking region. A second anti-depletion layer is formed by ion-implanting the second impurity to the surface of the first base.

Abstract translation: 提供一种用于短波长的双极光电晶体管及其制造方法，以通过在基底的表面中形成抗耗尽层来改善泄漏电流的特性。 通过第一类型杂质的高能离子注入在基区（20）中形成第一基极。 第二氧化物膜形成在衬底的正面。 发射极区域（30）和阻挡区域被限定在第二氧化物膜中。 通过将第二杂质离子注入发射极区域和阻挡区域来形成第二发射极和第二阻挡层。 通过将第二杂质离子注入第一基底的表面来形成第二抗耗尽层。

公开(公告)号：KR1020090058768A

公开(公告)日：2009-06-10

申请号：KR1020070125515

申请日：2007-12-05

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  구진근 ,  김보우 ,  강진영

IPC: H01L29/70

CPC classification number: H01L31/1105

Abstract: A bipolar phototransistor for a short wavelength and a manufacturing method thereof are provided to improve the characteristic of a leakage current by forming an anti-depletion layer in a surface of a base. A first base is formed in a base region(20) by the high energy ion implantation of a first type impurity. A second oxide film is formed in the front side of the substrate. An emitter region(30) and a blocking region are defined in a second oxide film. A second emitter and a second blocking layer are formed by ion-implanting a second impurity to the emitter region and the blocking region. A second anti-depletion layer is formed by ion-implanting the second impurity to the surface of the first base.

Abstract translation: 提供一种用于短波长的双极光电晶体管及其制造方法，以通过在基底表面形成抗耗尽层来改善漏电流的特性。 通过第一类型杂质的高能离子注入，在基极区（20）中形成第一基底。 第二氧化膜形成在基板的正面。 在第二氧化物膜中限定发射极区域（30）和阻挡区域。 通过向发射极区域和阻挡区域离子注入第二杂质形成第二发射极和第二阻挡层。 通过将第二杂质离子注入第一基底的表面形成第二抗耗尽层。

公开(公告)号：KR100872775B1

公开(公告)日：2008-12-09

申请号：KR1020070077862

申请日：2007-08-02

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  박건식 ,  박종문 ,  구진근 ,  강진영

IPC: H01L21/22 ,  H01L21/02

Abstract: The horizontal diffusion furnace for fabricating semiconductor wafer is provided to facilitate the loading of the silicon wafer in the boat by using a boat having a cover in the thermal oxidation process of the semiconductor wafer. The horizontal diffusion furnace for fabricating semiconductor wafer comprises the reaction chamber(11), the boat(15), the support stand, the carriage(19), the gas injector(17), the gas inlet pipe(13). The reaction chamber has the heating coil(12). The boat has the cover(152) for opening and closing. One or more wafer(16) can be loaded on the boat. The support stand supports the boat. The carriage is combined with the one-side part of the support stand. The carriage moves the boat supported by the support stand to the reaction chamber. The gas injector is formed in the one-side part of the support stand. The gas injector injects the gas into the boat in which wafer is loaded. The gas inlet pipe is formed in the longitudinal direction of the support stand to supply the gas injected through the gas injector to the boat.

Abstract translation: 提供用于制造半导体晶片的水平扩散炉，以通过在半导体晶片的热氧化过程中使用具有盖的船来促进硅晶片在船中的装载。 用于制造半导体晶片的水平扩散炉包括反应室（11），船（15），支撑架，托架（19），气体注入器（17），进气管（13）。 反应室具有加热线圈（12）。 船具有用于打开和关闭的盖（152）。 一个或多个晶片（16）可以装载在船上。 支撑架支撑船。 托架与支撑架的单侧部分组合。 托架将由支撑架支撑的船移动到反应室。 气体喷射器形成在支撑架的一侧部分中。 气体喷射器将气体注入到其中装载晶片的船中。 气体入口管沿着支撑台的纵向方向形成，以将通过气体喷射器喷射的气体供应到船上。

公开(公告)号：KR100651626B1

公开(公告)日：2006-12-01

申请号：KR1020050105262

申请日：2005-11-04

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  이주욱 ,  박건식 ,  박종문 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L23/48 ,  H01L23/492

Abstract: A method for fabricating a bump of a semiconductor device is provided to prevent a seed metal layer from being corroded by a developing solution so that the sheer strength of a bump is prevented from being decreased, by forming a diffusion blocking layer and a seed metal layer after an exposure and development process is performed. A metal pad is formed in at least a predetermined region on a substrate(S302). A passivation layer is formed on the substrate, exposing at least a partial region of the metal pad(S303). A photoresist layer is formed on the metal pad and the passivation layer(S304). A diffusion blocking layer is formed on the metal pad and the photoresist layer(S306). A seed metal layer is formed on the diffusion blocking layer(S307). A bump is formed on the seed metal layer(S308). The photoresist layer formed under the seed metal layer is eliminated(S310). The diffusion blocking layer remaining on the sidewall of the bump is removed(S311).

Abstract translation: 提供一种用于制造半导体器件的凸块的方法，以防止种子金属层被显影溶液腐蚀，从而通过形成扩散阻挡层和种子金属层来防止凸块的剪切强度降低 在曝光和开发过程之后进行。 在衬底上的至少预定区域中形成金属焊盘（S302）。 钝化层形成在衬底上，暴露金属焊盘的至少一部分区域（S303）。 在金属焊盘和钝化层上形成光致抗蚀剂层（S304）。 在金属焊盘和光致抗蚀剂层上形成扩散阻挡层（S306）。 种子金属层形成在扩散阻挡层上（S307）。 在种子金属层上形成凸块（S308）。 在种子金属层下形成的光致抗蚀剂层被去除（S310）。 保留在凸块侧壁上的扩散阻挡层被去除（S311）。

公开(公告)号：KR100564746B1

公开(公告)日：2006-03-27

申请号：KR1020030057274

申请日：2003-08-19

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  김보우 ,  구진근

IPC: H01L21/335

Abstract: 화합물 반도체 소자의 티형 게이트 제조방법을 제공한다. 본 발명은 화합물 반도체 기판 상에 절연막을 형성한 후, 상기 절연막 상에, 전자빔에 대해서는 양성 특성을 갖고 광에 대해서는 음성 특성을 갖는 레지스트막을 형성한다. 상기 레지스트막을, 광 보다는 정밀한 해상도를 얻을 수 있는 전자빔을 이용하여 1차로 노광 및 현상하여 레지스트막 패턴을 형성한다. 상기 레지스트막 패턴이 형성된 화합물 반도체 기판을 상기 레지스트막 패턴 내에 존재하는 노광원의 반응 물질이 열에 의해 치명적으로 파괴되지 않도록 열처리한다. 다음에, 상기 레지스트막 패턴을 마스크로 상기 절연막을 식각하여 상기 화합물 반도체 기판을 노출하는 제1 개구부를 형성한다. 상기 레지스트막 패턴을 광을 이용하여 2차로 노광 및 현상하여 상기 제1 개구부보다 큰 제2 개구부를 형성한다. 상기 제1 개구부를 매립하면서, 상기 제2 개구부 내부의 상기 절연막 및 상기 레지스트막 패턴 상에 금속층을 형성한다. 상기 레지스트막 패턴을 리프트 오프 방법으로 제거함으로써 상기 제1 개구부에 다리 형상과 상기 절연막 상에 몸통 형상을 갖는 티형 게이트를 형성한다.
화합물 반도체 소자, 티형 게이트