公开(公告)号：KR1020150073560A

公开(公告)日：2015-07-01

申请号：KR1020130161400

申请日：2013-12-23

Applicant: 한국전자통신연구원

Inventor： 이종민 ,  주철원 ,  민병규

IPC: G01R31/26

CPC classification number: G01R31/2621 ,  G01R31/2608

Abstract: 본발명의실시예에테스트장치는측정라인에바이어스를인가하고측정라인을계측하도록구성되는테스팅유닛, 측정라인과복수의샘플들을각각전기적으로연결하기위한복수의스위칭유닛들, 복수의스위칭유닛들을순차적으로턴온시켜복수의샘플들에순차적으로바이어스를인가하는제어유닛을포함한다. 제어유닛은복수의샘플들각각에바이어스가인가될때 테스팅유닛의계측에따른측정값을토대로해당소자샘플이불량인지여부를판별한다.

Abstract translation: 根据本发明实施例的测试装置包括：测试单元，其被构造成对测量线施加偏压并测量测量线; 多个开关单元，用于分别电连接测量线和多个样本; 以及控制单元，其通过串联接通开关单元来将样本串联施加偏压。 当偏置被应用于每个样本时，控制单元根据测试单元的测量，基于测量值来确定对应的设备样本是否是故障的。

公开(公告)号：KR101444708B1

公开(公告)日：2014-09-26

申请号：KR1020090124720

申请日：2009-12-15

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  이종민 ,  민병규 ,  윤형섭 ,  김해천 ,  남은수

IPC: H01F17/04 ,  H01F1/34

CPC classification number: H01F17/0006 ,  H01F2017/0086 ,  H01L28/10

Abstract: 본 발명의 기술적 사상의 실시 예에 따른 인덕터는 반도체 기판 내에 일 방향을 따라 형성된 제 1 내지 제 4 도전 단자들, 상기 반도체 기판의 일면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 내측에 위치한 제 2 및 제 3 도전 단자와 전기적으로 연결된 제 1 도전 라인, 상기 반도체 기판의 상기 일면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 외측에 위치한 제 1 및 제 4 도전 단자와 전기적으로 연결된 제 2 도전 라인 및 상기 반도체 기판의 타면에 형성되며, 상기 제 1 내지 제 4 도전 단자들 중 상기 제 1 도전 단자 및 상기 제 3 도전 단자와 전기적으로 연결된 제 3 도전 라인을 포함한다.

公开(公告)号：KR101275724B1

公开(公告)日：2013-06-17

申请号：KR1020090121660

申请日：2009-12-09

Applicant: 한국전자통신연구원

Inventor： 이종민

IPC: H01L29/737

CPC classification number: H01L27/0605 ,  H01L29/66318 ,  H01L29/7371

Abstract: 단일 기판 집적 회로 장치 및 그 제조 방법을 제공한다. 본 방법은 기판 상에 이종 접합 바이폴라 트랜지스터를 형성하고, 제 1 금속으로 이종 접합 바이폴라 트랜지스터의 배선을 형성하고 이종 접합 바이폴라 트랜지스터로부터 이격된 기판 상에 커패시터의 하부 전극을 형성하고, 기판 상에 이종 접합 바이폴라 트랜지스터 및 하부 전극을 덮는 제 1 절연막을 형성하고, 제 2 금속으로 제 1 절연막 상에 커패시터의 상부 전극을 형성하고 커패시터로부터 이격된 기판 상에 저항 패턴을 형성한다. 상부 전극의 가장자리는 하부 전극의 가장자리로부터 이격된다.
MMIC, HBT, 커패시터, 저항, 컬렉터, 리프트 오프

公开(公告)号：KR100713121B1

公开(公告)日：2007-05-02

申请号：KR1020050089724

申请日：2005-09-27

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  김성일 ,  이종민 ,  이경호 ,  강영일

IPC: H01L21/60

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541

Abstract: 본 발명은 칩과 이를 이용한 칩 스택 및 그 제조방법에 관한 것으로, 웨이퍼상에 형성된 적어도 하나 이상의 패드와 상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 금속층을 포함하는 복수개의 칩이 적층되되, 상기 각 칩의 패드와 금속층이 서로 마주보도록 접합되어 적층함으로써, 칩의 제조공정이 간편해지고 칩의 성능을 향상시켜줄 뿐만 아니라 칩 스택 시 풋 프린트(foot print)가 작아지는 효과가 있다.
칩 스택, 웨이퍼, 패드, 비아홀, 플립칩, 범프, 풋 프린트

公开(公告)号：KR100696190B1

公开(公告)日：2007-03-20

申请号：KR1020050027862

申请日：2005-04-04

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  민병규 ,  이종민 ,  김성일 ,  강영일 ,  이경호

IPC: H01L21/60 ,  H01L23/12

CPC classification number: H01L24/81

Abstract: 본 발명은 플립 칩 본딩방법에 관한 것으로, 반도체 칩의 패드 상에 금속범프를 형성하는 단계와, 상기 금속범프의 말단에 소정두께의 전도성 접착제를 형성하는 단계와, 열 접합공정을 통해 상기 반도체 칩을 미리 마련된 반도체 기판의 패드에 접합시키는 단계를 포함함으로써, 원가가 절감되고 공정이 간편해질 뿐만 아니라 열 방출이 원활하게 할 수 있는 효과가 있다.
플립 칩, 반도체 기판, 반도체 칩, 전도성 접착제, 실버 에폭시, 이방 전도성 필름(ACF), 금속범프

公开(公告)号：KR1020060041459A

公开(公告)日：2006-05-12

申请号：KR1020040090673

申请日：2004-11-09

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  이종민 ,  김성일 ,  주철원 ,  이경호

IPC: H01L29/737

CPC classification number: H01L29/66318 ,  H01L29/7371

Abstract: 본 발명은 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 서브 컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터캡층을 순차적으로 적층하는 단계와, 상기 에미터캡층 상부에 에미터 전극을 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 상기 에미터캡층 및 상기 에미터층을 순차적으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터를 형성하는 단계와, 상기 에미터 전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터 전극과 자기정렬되는 베이스전극을 형성하는 단계를 포함함으로써, 메사형태의 에미터와 베이스 전극간의 간격을 최소화하고 재현성 있게 제어할 수 있으며, 고주파 특성이 우수한 자기정렬 소자를 구현할 수 있는 효과가 있다.
이종접합 바이폴라 트랜지스터, 자기정렬, 결정이방성, 메사식각, 에미터 전극, 베이스 전극

公开(公告)号：KR100568567B1

公开(公告)日：2006-04-07

申请号：KR1020030094071

申请日：2003-12-19

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  이경호 ,  김성일 ,  이종민 ,  주철원

IPC: H01L29/737

CPC classification number: H01L29/66318 ,  H01L29/7371

Abstract: 이종 접합 쌍극자 트랜지스터의 제조 방법에서, 소자 분리 영역을 정의하기 전에 식각이 용이한 제1 유전체층이 기판 전면에 증착된다. 그리고 제1 유전체층과 부컬렉터층이 식각된 후에 상대적으로 식각이 어렵거나 식각 속도가 느린 제2 유전체층이 기판 전면에 증착된다. 이후, 관통구가 형성된 후 제1 및 제2 유전체층의 식각 특성의 차이를 이용하여 제1 유전체층을 제거한다. 이와 같이 하면, 화합물 반도체와 유전체 절연막(제2 유전체층)의 계면에서 발생하는 전력 이득의 감소를 제거할 수 있다.
이종접합, 쌍극자, 트랜지스터, 계면, 화합물 반도체, 식각, 유전체

公开(公告)号：KR102219400B1

公开(公告)日：2021-02-26

申请号：KR1020150120212

申请日：2015-08-26

Applicant: 한국전자통신연구원

Inventor： 이상흥 ,  강동민 ,  김성일 ,  민병규 ,  안호균 ,  이종민 ,  임종원 ,  주철원

IPC: H01L27/13 ,  H01L27/02

Abstract: 반도체채널저항의등가회로를구성하는방법은, 반도체채널저항의제 1 전극및 제 2 전극을정의하는단계, 상기제 1 전극및 상기제 2 전극사이에연결되는수동소자부를정의하는단계및 상기수동소자부내 상기적어도두 개의수동소자의파라미터값을각각결정하는단계를포함한다. 여기에서, 상기수동소자부는병렬연결된적어도두 개의수동소자를포함한다. 따라서, 주파수변화에도불구하고반도체채널저항의특성을정확히나타낼수 있다.

公开(公告)号：KR102045842B1

公开(公告)日：2019-11-18

申请号：KR1020130138901

申请日：2013-11-15

Applicant: 한국전자통신연구원 ,  에스케이텔레콤 주식회사 ,  주식회사 엘지유플러스 ,  주식회사 솔박스

Inventor： 최태상 ,  신동호 ,  이종민 ,  구자령

IPC: H04L12/749 ,  H04L12/733 ,  H04L12/46

公开(公告)号：KR101928815B1

公开(公告)日：2018-12-13

申请号：KR1020120139737

申请日：2012-12-04

Applicant: 한국전자통신연구원

Inventor： 이종민 ,  민병규 ,  주철원

IPC: G01R31/28 ,  G01R31/26

Abstract: 본 발명은 저비용 고효율의 전자 소자 신뢰성 측정 시스템을 개시한다. 본 발명에서 따르면, 복수의 전자 소자 샘플들의 입력단에 전원을 인가하기 위한 단일의 입력 전원 소스와, 상기 복수의 전자 소자 샘플들의 출력단에 전원을 인가하기 위한 단일의 출력 전원 소스가 제공된다. 또한, 상기 복수의 전자 소자 샘플들의 개수에 대응되는 제1 스위치들을 가지며, 상기 입력 전원 소스와 상기 입력단 간에 설치되어 상기 제1 스위치들이 입력 전원의 인가를 위해 선택적으로 스위칭되는 입력 스위치; 및 상기 복수의 전자 소자 샘플들의 개수에 대응되는 제2 스위치들을 가지며, 상기 출력 전원 소스와 상기 출력단 간에 설치되어 상기 제2 스위치들이 출력 전원의 인가를 위해 선택적으로 스위칭되는 출력 스위치가 제공된다.