-
公开(公告)号：KR20210033090A
公开(公告)日：2021-03-26
申请号：KR1020190113984A
申请日：2019-09-17
Applicant: 한국전자통신연구원
CPC classification number: H03F1/56 , H03F1/565 , H03F1/12 , H03F3/19 , H03F3/193 , H03G3/3036 , H03F2200/222 , H03F2200/387 , H03F2200/451 , H03G2201/103
Abstract: 본 발명의 실시 예에 따른 입력 신호를 증폭시키기 위한 증폭 회로는 입력 신호를 수신하도록 구성되는 입력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단; 입력단으로부터 제공되는 입력 신호를 증폭시키도록 구성되는 트랜지스터; 및 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 포함하고, 입력 감쇄 회로는 접지 전압에 각각 연결된 제 1 저항 및 제 2 저항, 입력 정합 회로 및 제 2 저항 사이에 연결된 제 1 수동 소자, 그리고 제 1 수동 소자와 제 1 저항 사이에 연결된 제 2 수동 소자를 포함하고, 그리고 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 제 2 수동 소자는 인덕터 및 커패시터 중 다른 하나이다.
-
-
公开(公告)号：KR102208076B1
公开(公告)日：2021-01-28
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
-
-
公开(公告)号：KR1020170097807A
公开(公告)日：2017-08-29
申请号：KR1020160018998
申请日：2016-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/06 , H01L29/66 , H01L21/027
Abstract: 본발명의일 실시예에따른반도체소자는기판상에제공된제1 반도체층, 상기제1 반도체층상에제공된제2 반도체층, 상기제2 반도체층상에제공된게이트전극, 상기제2 반도체층상에제공되며제1 유전상수를가지는저유전층, 상기제2 반도체층상에제공되며상기제2 유전상수보다큰 제2 유전상수를가지는고유전층, 및상기제2 반도체층상에상기게이트전극과이격되어형성된소스전극및 드레인전극을포함한다. 상기게이트전극, 상기고유전층, 상기저유전층은동일평면상에제공된다.
Abstract translation: 根据本发明实施例的半导体器件设置在设置在衬底上的第一半导体层上，设置在第一半导体层上的第二半导体层，设置在第二半导体层上的栅电极， 具有第一介电常数的低介电常数层;设置在第二半导体层上并具有大于第二介电常数的第二介电常数的高介电常数层;以及形成在第二半导体层上的源电极， 排水电极。 栅电极，高介电常数层和低介电层设置在同一平面上。
-
Patent Agency Ranking
公开(公告)号：KR1020170053559A
公开(公告)日：2017-05-16
申请号：KR1020160084160
申请日：2016-07-04
Applicant: 한국전자통신연구원
Abstract: 본발명은고신뢰성전계효과전력소자및 그의제조방법에관한것이다. 이에따른본 발명은, 기판상에전이층, 버퍼층, 배리어층및 보호층을순차로형성하는단계, 상기보호층의제1 영역을식각하여패터닝하는단계및 상기보호층의패터닝에의하여노출된상기배리어층의상기제1 영역에적어도하나의전극을형성하는단계를포함하되, 상기제1 영역은, 상기적어도하나의전극형성을위한영역이고, 상기보호층은, 소자의트랩효과및 누설전류를방지하기위해상기배리어층보다넓은밴드갭을갖는물질로구성되는것을특징으로하는전계효과전력소자제조방법및 그전계효과전력소자에관한것이다.
Abstract translation: 本发明涉及高可靠性场效应功率器件及其制造方法。 根据转印层，缓冲层，阻挡层和形成在该顺序的保护层的步骤的本发明中，由步骤和由所述保护层的所述第一区域中蚀刻到衬底上图案化的保护层的图案化暴露的 并且在阻挡层的第一区域中形成至少一个电极，其中第一区域是用于形成至少一个电极的区域，并且其中保护层形成在阻挡层的第一区域上， 其中阻挡层由具有比阻挡层更宽的带隙的材料制成，并且涉及场效应功率器件。
-
公开(公告)号：KR1020160113344A
公开(公告)日：2016-09-29
申请号：KR1020150037280
申请日：2015-03-18
Applicant: 한국전자통신연구원
Inventor： 이종민
CPC classification number: H01L29/7786 , H01L21/2654 , H01L21/7605 , H01L29/0642 , H01L29/1029 , H01L29/2003 , H01L27/0705 , H01L29/66583
Abstract: 신뢰성및 내구성이향상된전계효과전력전자소자의제조방법에관한기술이개시된다. 전계효과전력전자소자의제조방법은소자격리영역및 소자동작영역으로정의된기판상에에피층을형성하는단계, 소자동작영역의에피층을덮고, 제1 방향을따라소정의간격으로위치하는개구부들을가지는마스크패턴을형성하는단계, 마스크패턴이형성된에피층내부는활성영역으로형성하고, 마스크패턴이형성되지않은에피층내부는이온을주입하여비활성영역을형성하는단계, 마스크패턴을제거하는단계, 제1 방향과교차하는제2 방향으로소자동작영역의에피칭내부에형성된비활성영역을사이에두고소자동작영역의에피층상에소스전극과드레인전극을형성하는단계및 소스전극과드레인전극사이의소자동작영역의에피층상에게이트전극을형성하는단계를포함한다.
Abstract translation: 公开了与具有增强的可靠性和耐久性的场效应电力电子装置的制造方法相关的技术。 制造场效应电力电子器件的方法包括以下步骤：在具有器件隔离区域和预先定义的器件操作区域的衬底上形成外延层; 形成具有沿着第一方向布置并且以预定间隔布置的开口的掩模图案，同时覆盖所述器件操作区域的外延层; 在其中形成有掩模图案的外延层中形成有源区，并将离子注入到不具有掩模图案的外延层中以形成无效区域; 去除掩模图案; 在与所述第一方向相交的第二方向上在所述器件操作区的外延层中形成的无效区之间的器件操作区的外延层上形成源电极和漏电极; 以及在源极和漏极之间的器件工作区的外延层上形成栅电极。
-
公开(公告)号：KR1020140079539A
公开(公告)日：2014-06-27
申请号：KR1020120146836
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/66477 , H01L29/1608 , H01L29/2003 , H01L29/40 , H01L29/401 , H01L29/402 , H01L29/41 , H01L29/42312 , H01L29/42316 , H01L29/42376 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: The present invention relates to a transistor and a method of fabricating the same. A field effect transistor according to one embodiment of the present invention includes a source electrode and a drain electrode which are separated from each other on a substrate; and a + type gate electrode which is arranged on the substrate between the source electrode and the drain electrode. According to one embodiment of the present invention, the + type gate electrode includes a T type gate electrode part; and an additional gate electrode part.
Abstract translation: 晶体管及其制造方法技术领域本发明涉及晶体管及其制造方法。 根据本发明的一个实施例的场效应晶体管包括在基板上彼此分离的源电极和漏电极; 以及配置在源电极和漏电极之间的基板上的+型栅电极。 根据本发明的一个实施例，+型栅电极包括T型栅电极部分; 和附加的栅电极部分。
-
公开(公告)号：KR1020140072431A
公开(公告)日：2014-06-13
申请号：KR1020120139737
申请日：2012-12-04
Applicant: 한국전자통신연구원
CPC classification number: G01R31/2608 , G01R31/2621 , G01R31/2632
Abstract: The present invention provides a cost-effective electronic device reliability measurement system. The electronic device reliability measurement system provides a signal input power source for applying power to input terminals of a plurality of electronic device samples and a signal output power source for supplying power to output terminals of the plurality of electronic device samples. Also, the electronic device reliability system provides an input switch which has first switches corresponding to the number of the electronic device samples and in which the first switches are selectively switched for applying input power by being installed between the input power source and the input terminals; and an output switch which has second switches corresponding to the number of the electronic device samples and in which the second switches are selectively switched for applying output power by being installed between the output power source and the output terminals.
Abstract translation: 本发明提供了一种具有成本效益的电子设备可靠性测量系统。 电子设备可靠性测量系统提供用于向多个电子设备样本的输入端施加功率的信号输入电源和用于向多个电子设备样本的输出端供电的信号输出电源。 此外，电子设备可靠性系统提供输入开关，其具有对应于电子设备样本的数量的第一开关，并且其中通过安装在输入电源和输入端之间来选择性地切换第一开关以施加输入电力; 以及输出开关，其具有对应于电子设备样本的数量的第二开关，并且其中第二开关被选择性地切换以通过安装在输出电源和输出端子之间来施加输出功率。
-
公开(公告)号：KR101281171B1
公开(公告)日：2013-07-02
申请号：KR1020110141555
申请日：2011-12-23
Applicant: 에스케이텔레콤 주식회사 , 한국전자통신연구원
IPC: H04L12/42
CPC classification number: H04L12/437 , H04L12/4637
Abstract: PURPOSE: Blockade decision system and method thereof of a multi ring network are provided to decide a blockade location with respect to a lower ring network of a single ring network structure including lower ring node and converted virtual ring node included in the lower ring network. CONSTITUTION: An order information assignment unit (110) assigns order information for blockade decision with respect to each of ring networks. A blockade decision unit (140) successively determines a blockade location with respect to the each of the ring networks based on the order information assigned to the each of the ring networks. The blockade decision unit includes a node conversion unit and a blockade location decision unit. The blockade location decision unit determines a blockade location with respect to the lower ring network of a single ring network structure including lower ring node and converted virtual ring node included in the lower ring network. [Reference numerals] (110) Order information assignment unit; (120) Node conversion unit; (130) Blockade location decision unit; (140) Blockade decision unit
Abstract translation: 目的：提供一种多环网络的封锁决策系统及其方法，以确定包含下环网络中的下环形节点和转换虚拟环节点的单环网络结构的下环网络的封锁位置。 规定：订单信息分配单元（110）分配关于每个环形网络的封锁决定的订单信息。 封锁判定单元（140）基于分配给每个环形网络的顺序信息，连续地确定关于每个环形网络的封锁位置。 封锁决定单元包括节点转换单元和封锁位置决定单元。 封锁位置决定单元确定包括下环网络中包括下环形节点和转换虚拟环节点的单环网络结构的下环网络的阻塞位置。 （附图标记）（110）订单信息分配单元; （120）节点转换单元; （130）封锁位置判定单元; （140）封锁决定单位
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.042 seconds)
