-
-
-
公开(公告)号：KR101923959B1
公开(公告)日：2018-12-03
申请号：KR1020120143702
申请日：2012-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
Abstract: 고전자 이동도 트랜지스터가 제공된다. 이 트랜지스터는 기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 소스 전극과 드레인 전극 사이의 기판 상에 배치된 T형 게이트 전극, 및 기판과 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함한다. 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성된다. T형 게이트 전극의 다리부에 접하도록 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 제 3 절연막에 접하도록 제 2 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재되고, 그리고 제 2 절연막에 접하도록 순차적으로 적층된 제 1 절연막 및 제 3 절연막이 기판과 T형 게이트 전극의 머리부 사이에 개재된다.
-
公开(公告)号：KR101775560B1
公开(公告)日：2017-09-07
申请号：KR1020100130291
申请日：2010-12-17
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7831 , H01L29/2003 , H01L29/404 , H01L29/42316 , H01L29/66462 , H01L29/66863 , H01L29/7787 , H01L29/812
Abstract: 본발명은전계효과트랜지스터및 그제조방법에관한것으로서, 반도체기판상부에소스, 드레인및 게이트전극을형성하는주요전극형성단계; 상기소스, 드레인및 게이트전극을포함하는반도체기판상부에절연막을증착하는절연막증착단계; 상기절연막상부에다층의감광막을증착하고패터닝하여개구부의노출층이서로다른다층의전계전극패턴을형성하는전계전극패턴형성단계; 상기전계전극패턴을식각마스크로이용한절연막식각공정을수행하여서로다른단차를가지는절연막을형성하는절연막식각단계; 및상기전계전극패턴을이용하여금속층을증착하고, 리프트오프 (Lift-off) 공정을수행하여상기서로다른단차를가지는절연막상부에전계전극을형성하는전계전극형성단계를포함한다.
-
公开(公告)号：KR1020170094814A
公开(公告)日：2017-08-22
申请号：KR1020160015725
申请日：2016-02-11
Applicant: 한국전자통신연구원
Inventor： 도재원 , 김해천 , 민병규 , 임종원 , 강동민 , 김동영 , 김성일 , 신민정 , 안호균 , 윤형섭 , 이상흥 , 이종민 , 장유진 , 정현욱 , 조규준 , 주철원
IPC: H01L29/778 , H01L29/16 , H01L29/66
Abstract: 반도체소자는, 기판상에순차적으로제1 반도체층과제2 반도체층을형성하고, 상기제2 반도체층상에그래핀층을형성하고, 상기그래핀층상에서로이격된소스전극과드레인전극을형성하고, 상기소스전극과상기드레인전극을마스크로하여그래핀층을패터닝하고, 상기제2 반도체층상면에절연막을형성하고, 상기제2 반도체층상면에게이트전극을형성함으로써제조될수 있다.
Abstract translation: 一种半导体器件，其特征在于，在衬底上依次形成第一半导体层的半导体层的第一半导体层，在第二半导体层上形成石墨烯层，在石墨烯层上形成源电极和漏电极， 使用源电极和漏电极作为掩模来图案化石墨烯层;在第二半导体层上形成绝缘膜;以及在第二半导体层上形成栅电极。
-
Patent Agency Ranking
公开(公告)号：KR1020160119328A
公开(公告)日：2016-10-13
申请号：KR1020150046989
申请日：2015-04-02
Applicant: 한국전자통신연구원
IPC: H03F3/60
Abstract: 본발명은 RF 전력소자내부정합형패키지용정합회로설계에적용하기위하여 RF 전력소자의특성을추출하는방법과이를이용하여구현한정합회로를포함하는전력증폭장치에관한것이다. 구체적으로, 본발명은전력소자의특성추출기준점을제안하고이를이용하여전력소자의특성추출을기존의모델링과디임베딩방식이아닌기준점을달리한측정방식을활용하여전력소자의특성을정확히추출한후 정합회로설계에활용하는방법및 이를통해구현된전력증폭장치를제공한다.
-
公开(公告)号：KR101583094B1
公开(公告)日：2016-01-07
申请号：KR1020100127661
申请日：2010-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/42376 , H01L29/2003 , H01L29/40 , H01L29/402 , H01L29/42316 , H01L29/66462 , H01L29/7787 , H01L29/812
Abstract: 본발명은반도체소자및 이의제조방법에관한것으로, 본발명의반도체소자는 AlGaN/GaN 이종접합구조를가지는기판위에소스전극, 드레인전극, 필드플레이트전극및 게이트전극을형성하는데있어서, 상기게이트전극의머리부하단에위치한제2지지부측면에게이트전극과동일한금속으로이루어진필드플레이트전극을형성함으로써, 게이트전극의무너짐을방지하고반도체소자의고주파및 고전압특성을향상시킨다.
Abstract translation: 本发明涉及一种半导体器件及其制造方法中，根据本发明，形成在具有异质结结构，所述漏电极，所述场板电极与所述栅电极，所述栅电极的基板的的AlGaN / GaN源电极的半导体装置 通过形成由相同金属作为在载体上的第二侧上的栅电极第一场极板电极，位于头的底部，从而防止栅电极的崩溃和提高半导体装置的高频和高压的特点。
-
公开(公告)号：KR1020150139667A
公开(公告)日：2015-12-14
申请号：KR1020140067490
申请日：2014-06-03
Applicant: 한국전자통신연구원
CPC classification number: H03G1/0088 , H03F1/083 , H03F3/08 , H03F2200/153 , H03G3/12
Abstract: 본발명은귀환증폭기에관한것이다. 본발명의귀환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부, 입력단자와출력단자사이에위치하고, 출력단자로출력되는신호에귀환저항값을적용하고, 귀환저항값이결정된상태에서인가되는바이어스전압에의해입력신호를조절하여증폭회로부의이득을조절하는귀환회로부, 바이어스전압을생성하는바이어스회로부, 출력단자로부터의출력을최소신호레벨과의비교를통해귀환저항값에포함된고정저항값을제어하기위한고정저항제어신호를발생시키는패킷신호감지부, 및고정저항제어신호에응답하여귀환저항값에포함된고정저항값을제어하는고정저항제어부를포함한다.
Abstract translation: 本发明涉及一种反馈放大器，包括：放大单元，用于放大输入信号，从输入端输入，并将输入信号输出到输出端; 反馈电路单元，布置在输入端子和输出端子之间，用于向信号施加反馈电阻值，通过输出端子输出，并通过在施加的偏置电压之后施加偏置电压来调节输入信号来调节放大电路单元的增益 确定反馈电阻值; 用于产生偏置电压的偏置电路单元; 分组信号感测单元，用于通过比较输出端子的输出和最小信号电平来产生用于控制包括在反馈电阻值中的固定电阻值的固定电阻控制信号; 以及固定电阻控制单元，用于响应于固定电阻控制信号控制包括在反馈电阻值中的固定电阻值。
-
公开(公告)号：KR1020150096568A
公开(公告)日：2015-08-25
申请号：KR1020140017242
申请日：2014-02-14
Applicant: 한국전자통신연구원
IPC: H01L29/423 , H01L21/285 , H01L29/66 , H01L29/812 , H01L21/283 , H01L29/778
CPC classification number: H01L29/42312 , H01L21/28114 , H01L21/28587 , H01L21/28593 , H01L29/42316 , H01L29/66863 , H01L29/778 , H01L29/812 , H01L29/42376 , H01L21/283
Abstract: 본 발명은 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것으로, 0.2㎛ 이하의 선폭을 갖는 미세한 게이트 발(foot)과 임의의 크기의 게이트 머리(head)를 갖는 게이트 구조에서 지지대 역할을 할 수 있도록 게이트 머리 밑에 게이트 머리의 길이 방향을 따라 복수의 게이트 발을 추가로 갖게 하여 게이트 구조를 안정화시킨 반도체 소자 및 그의 제조방법이다. 이에 따라 공정중 혹은 공정후의 소자의 게이트가 무너져 내리는 현상을 방지하고 공정중 및 공정후에 소자의 신뢰성을 높일 수 있다.
Abstract translation: 本发明涉及具有稳定栅极结构的半导体器件及其制造方法。 在具有0.2μm以下的线宽的微栅极栅极和具有尺寸的栅极头的栅极结构中，栅极头在栅极头的长度方向上形成栅极，使得其可以作为支撑体 。 因此，可以防止设备的门在工艺中或之后崩溃。 在该过程中或之后可以改善设备的可靠性。
-
公开(公告)号：KR1020140078185A
公开(公告)日：2014-06-25
申请号：KR1020120147251
申请日：2012-12-17
Applicant: 한국전자통신연구원
CPC classification number: H01L29/66477 , H01L23/5225 , H01L23/5228 , H01L23/5329 , H01L23/66 , H01L2223/6627 , H01L2223/6683 , H01L2924/0002 , H01L2924/00
Abstract: An electronic chip and a method of fabricating the same are provided. A semiconductor chip may include a substrate; an active device integrated with the substrate; a lower interlayer dielectric which covers the front surface of the result where the active device is provided, and a passive device provided on the lower interlayer dielectric; an upper interlayer dielectric which covers the front surface of the result where the passive device is provided; and a ground electrode provided on the upper interlayer dielectric. In this case, the upper interlayer dielectric layer is made of a material whereby the dielectric constant is higher than that of the lower interlayer dielectric.
Abstract translation: 提供电子芯片及其制造方法。 半导体芯片可以包括基板; 与衬底集成的有源器件; 覆盖提供有源器件的结果的前表面的下层间电介质和设置在下层间电介质上的无源器件; 覆盖提供无源器件的结果的前表面的上层间电介质; 以及设置在上层间电介质上的接地电极。 在这种情况下，上层间电介质层由介电常数高于下层间电介质的材料制成。
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.034 seconds)
