-
公开(公告)号：KR1019950021255A
公开(公告)日：1995-07-26
申请号：KR1019930027216
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/336
-
-
-
-
公开(公告)号：KR1019910005400B1
公开(公告)日：1991-07-29
申请号：KR1019880011473
申请日：1988-09-05
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66878 , H01L21/28587 , Y10S148/10 , Y10S438/951
Abstract: The melthod comprises the steps of applying a multi-layer photoresist on a GaAs wafer (101), reduction-transferring a shape of the upper layer of photoresist (109) to the intermediate layer of photoresist (107) and depositing an oxide film (108) transferring a shape of gate to the lower layer of photoresist (105), lateral-etching the photoresist (105) and depositing a tungsten silicide film (113); and forming a T type gate (114), a Si ion implant layer (115), an oxide film (117) and a metallic wire (118).
Abstract translation: 熔融法包括以下步骤：在GaAs晶片（101）上施加多层光致抗蚀剂，将光致抗蚀剂（109）的上层的形状还原转移到光致抗蚀剂（107）的中间层，并沉积氧化膜（108 ）将栅极的形状转移到光致抗蚀剂（105）的下层，横向蚀刻光致抗蚀剂（105）并沉积硅化钨膜（113）; 以及形成T型栅极（114），Si离子注入层（115），氧化膜（117）和金属线（118）。
-
Patent Agency Ranking
-
-
-
公开(公告)号：KR100668365B1
公开(公告)日：2007-01-16
申请号：KR1020040103679
申请日：2004-12-09
Applicant: 한국전자통신연구원
IPC: H03D7/12
Abstract: 본 발명은 주파수 혼합기에 관한 것으로, 보다 상세하게는 소오스 단자가 접지되는 전계효과 트랜지스터와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 LO 신호를 제공받아 소정의 LO 주파수 대역의 신호를 상기 전계효과 트랜지스터에 제공하기 위한 LO 정합부와, 상기 전계효과 트랜지스터의 게이트 단자에 연결되어 RF 신호를 제공받아 소정의 RF 대역의 신호를 상기 전계효과 트랜지스터에 제공하기 위한 RF 정합부와, 상기 전계효과 트랜지스터의 게이트 단자에 연결되어 DC 바이어스를 공급하기 위한 게이트 바이어스부와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 DC 바이어스를 공급하기 위한 드레인 바이어스부와, 상기 전계효과 트랜지스터의 드레인 단자에 연결되어 상기 LO 신호와 상기 RF 신호가 혼합된 IF 신호를 제공받아 소정의 IF 대역의 신호를 출력단자에 출력하기 위한 IF 정합부를 포함함으로써, 마이크로파 또는 밀리미터파 대역의 혼합기에 용이하게 사용할 수 있고, 혼합기의 LO 삽입 손실을 감소시키며, DC 전력 소모를 감소시킴과 동시에 저주파수 대역의 불요신호의 영향을 차단할 수 있는 효과가 있다.
주파수 혼합기, 전계효과 트랜지스터, 드레인 바이어스부, RF 정합부, LO 정합부, IF 정합부-
公开(公告)号：KR100578341B1
公开(公告)日：2006-05-11
申请号：KR1020040097645
申请日：2004-11-25
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명은 고주파 전자소자의 제조 방법에 관한 것으로, 에피택셜 성장된 갈륨비소 기판 상에 식각정지층, 오믹층, 산화막 및 질화막을 적층하는 단계, 상기 질화막 상에 금속 패턴을 형성한 후 노출된 부분의 상기 질화막을 식각하는 단계, 상기 금속 패턴과 상기 질화막의 측벽에 질화막 스페이서를 형성하는 단계, 상기 질화막 스페이서 사이의 노출된 상기 산화막을 식각한 후 노출된 부분의 상기 오믹층을 식각하되, 측면 식각에 의해 상기 산화막 양측 하부에 캐비티가 형성되도록 하는 단계, 상기 캐비티를 포함하는 홀의 측벽에 산화막 스페이서를 형성하여 상기 캐비티 내부를 진공으로 유지시키는 단계, 상기 산화막 스페이서 사이의 노출된 상기 식각정지층을 제거하여 게이트 전극 형성을 위한 홀을 완성하는 단계, 상기 홀과 상기 금속 패턴 상에 감마(Γ)자형 게이트 전극을 형성하는 단계, 상기 게이트 전극 측부의 노출된 상기 금속 패턴, 질화막 및 산화막을 순차적으로 식각하여 상기 오믹층을 노출시키는 단계, 상기 게이트 전극과 소스 및 드레인 영역의 상기 오믹층 상에 금속전극을 각각 형성하는 단계를 포함한다.
고주파 전자소자, 감마(Γ)자형, 게이트 전극, 진공 캐비티, 자기정렬Abstract translation: 本发明涉及一种制造高频电子设备中，镓蚀刻停止层的砷衬底上的外延生长，欧姆层，沉积氧化物膜和氮化物膜，形成在氮化膜露出的部分的金属图案后的方法 蚀刻金属图案和氮化物层之间的暴露的氧化物层，蚀刻氮化物层的暴露部分的欧姆层，以及蚀刻暴露的氧化物层， 在包括空腔的孔的侧壁上形成氧化物膜间隔物，以通过去除暴露在氧化物膜间隔物之间的蚀刻停止层而将空腔的内部保持在真空状态 由此完成用于形成栅电极的孔; 在栅电极上形成栅电极，通过顺序地蚀刻暴露的金属图案，氮化物层和栅电极侧上的氧化物层来暴露欧姆层， 并在欧姆层上分别形成金属电极。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.02 seconds)
