-
公开(公告)号：KR1019950021025A
公开(公告)日：1995-07-26
申请号：KR1019930026789
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/027
-
公开(公告)号：KR1019940007666B1
公开(公告)日：1994-08-22
申请号：KR1019900021812
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/772
CPC classification number: H01L29/66878 , H01L21/28587
Abstract: The method manufactures a self-align GaAs field effect transistor by using a heat-resisting gate. The method comprises the steps of: (A) forming a photosensitive pattern (124) and injecting n-type impurity on an active region; (B) removing a pattern (124) and forming a silicon layer (122) and a metal layer (123); (C) forming a photosensitive pattern to define a gate region; (D) removing a metal layer (123) and a silicon layer (122) by a mask to form a gate; (E) forming a source/drain region and injecting n-type impurity; (F) forming a metal silicide by thermal process; and (G) forming an ohmic electrode (126) on a source/drain region.
Abstract translation: 该方法通过使用耐热栅极制造自对准GaAs场效应晶体管。 该方法包括以下步骤：（A）在活性区上形成感光图案（124）并注入n型杂质; （B）去除图案（124）并形成硅层（122）和金属层（123）; （C）形成感光图形以限定栅极区域; （D）通过掩模去除金属层（123）和硅层（122）以形成栅极; （E）形成源极/漏极区域并注入n型杂质; （F）通过热处理形成金属硅化物; 和（G）在源极/漏极区上形成欧姆电极（126）。
-
Patent Agency Ranking
公开(公告)号：KR1019940016939A
公开(公告)日：1994-07-25
申请号：KR1019920025004
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: 본 발명은 갈륨비소 반도체의 표면에 절연막을 증착하고 채널부위에 절연막이 잔류하도록 패터닝과 에칭을 한 후 N
+ 영역을 형성하기 위한 조건의 이온주입을 전극접합영역과 절연막으로 보조된 채널부위에 일회 실시하여 N
+ 영역과 채널부위의 저농도 N 영역을 동시에 형성시키고 오옴전극과 리세스에칭(recess etching)된 영역에 게이트를 형성하는 금속반도체 전계효과 트랜지스터(Metal Semiconductor Field Effect Transistor : MESFET)의 제조방법.-
公开(公告)号：KR1019940016688A
公开(公告)日：1994-07-23
申请号：KR1019920024316
申请日：1992-12-15
Applicant: 한국전자통신연구원
IPC: H01L21/768
Abstract: 본 발명은 화합물 반도체 장치의 금속배선을 형성하는 방법에 관한 것으로, 반도체 기판상에 절연막과 노광막을 순차로 도포한 후 초벌구이에 의해 노광막을 건조시키고, 노광 및 현상에 의해 노광막의 패턴을 형성한 후 이를 마스크로서 사용하여 절연막에 홈을 형성하고, 금속을 증착하여 금속선을 형성하는 금속배선 형성방법에 있어서, 금속선 두께의 적어도 2배 이상의 두께로 노광막을 도포하는 것을 특징으로 한다.
-
-
-
-
Search Results
47
records
(took 0.02 seconds)
