-
公开(公告)号：KR1020090056789A
公开(公告)日：2009-06-03
申请号：KR1020080064462
申请日：2008-07-03
Applicant: 한국전자통신연구원 , 한국정보통신대학교 산학협력단
IPC: H03F1/26
CPC classification number: H03F1/26 , H03F1/223 , H03F1/347 , H03F3/191 , H03F2200/294
Abstract: A multi band low noise amplifier is provided to reduce a value of a passive device for input terminal matching in a low frequency band by sharing the passive device of the input terminal matching circuit. A first matching circuit(110) performs the impedance matching of the input terminal in a low frequency region. A first transistor includes a gate connected to a first matching circuit and a drain connected to an output terminal, and performs the amplification operation of the low frequency input. A first degeneration inductor is connected between the ground and the source of the first transistor. A second matching circuit(120) performs the impedance matching of the input terminal in a high frequency region. A second transistor includes the gate connected to the second matching circuit and the drain connected to the output terminal, and performs the amplification operation of the high frequency input. A second degeneration inductor is connected between the ground and the source of the second transistor.
Abstract translation: 提供一种多频带低噪声放大器，通过共享输入端子匹配电路的无源器件来降低用于低频带中的输入端子匹配的无源器件的值。 第一匹配电路（110）在低频区域中执行输入端子的阻抗匹配。 第一晶体管包括连接到第一匹配电路的栅极和连接到输出端子的漏极，并且执行低频输入的放大操作。 第一退化电感器连接在第一晶体管的接地和源极之间。 第二匹配电路（120）在高频区域中执行输入端子的阻抗匹配。 第二晶体管包括连接到第二匹配电路的栅极和连接到输出端子的漏极，并且执行高频输入的放大操作。 第二退化电感器连接在第二晶体管的接地和源极之间。
-
-
公开(公告)号：KR100898523B1
公开(公告)日：2009-05-20
申请号：KR1020070115970
申请日：2007-11-14
Applicant: 한국전자통신연구원
Abstract: 본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템의 신호 수신 방법은, (a) 수신 심볼들에 대한 신호 전력을 검출하는 단계; (b) 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 자동 이득 제어를 수행하는 단계; 및 (c) 상기 자동 이득 제어를 통해서 조정되는 이득이 수렴되기 이전에 상기 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 단계를 포함한다.
상술한 직류 옵셋의 추정 및 보상 방법에 따르면, 짧은 프리앰블을 갖는 초광대역(UWB) 무선 통신 특히, 다중대역 직교 주파수 분할 다중화 시스템의 수신기에서 미세 심볼 타이밍 동기, 주파수 옵셋 추정과 같은 동작들을 위한 시간을 확보할 수 있다.Abstract translation: 根据本发明的多频带正交频分复用系统的信号接收方法，（a）检测所接收的符号的信号功率; （b）响应于检测到信号功率，对接收的符号执行自动增益控制; 并且（c）在通过自动增益控制调整的增益被收敛之前，估计包括在接收符号中的DC偏移。
-
公开(公告)号：KR1020090022980A
公开(公告)日：2009-03-04
申请号：KR1020070098091
申请日：2007-09-28
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: H03M1/12
CPC classification number: H03M1/0621 , H03M1/002 , H03M1/802 , H03M2201/2233 , H03M2201/2291 , H03M2201/3178 , H03M2201/64
Abstract: A digital-analog converter and an analog-digital converter using the same are provided to obtain an accurate data conversion result by removing the influence of the parasitic capacitance through a virtual ground. A digital-analog converter(1000) includes a first type capacitor array(320) and a second type capacitor array(340), and a charge re-distributor(360). The first and second type capacitor arrays have the different array configuration. The charge re-distributor resets the charge in response to the digital data set in the first and second type capacitor arrays. The charge re-distributor generates the analog voltage corresponding to the electric charge reset result. The first type capacitor array is a weighted capacitor array. The second type capacitor array is a charge sharing capacitor array.
Abstract translation: 提供数模转换器和使用该数模转换器的模数转换器，以通过去除虚拟接地的寄生电容的影响来获得精确的数据转换结果。 数模转换器（1000）包括第一类型电容器阵列（320）和第二类型电容器阵列（340）和电荷再分配器（360）。 第一和第二类型电容器阵列具有不同的阵列配置。 电荷再分配器响应于第一和第二类型电容器阵列中的数字数据而重置电荷。 充电重新分配器产生对应于电荷复位结果的模拟电压。 第一类电容器阵列是加权电容阵列。 第二类电容器阵列是电荷共享电容阵列。
-
公开(公告)号：KR100885684B1
公开(公告)日：2009-02-26
申请号：KR1020070071751
申请日：2007-07-18
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: G11C29/00
Abstract: 본 발명은 반도체 메모리 장치 내 비트 라인에 스트레스를 주어 단위셀 간 흐를 수 있는 교류 전류를 직접 검출하여 테스트하는 반도체 회로 및 그 테스트 방법을 제공한다. 이를 위해 본 발명에 따른 반도체 메모리 장치는 데이터를 저장하기 위한 복수의 단위셀 및 테스트 모드시 복수의 단위셀에 연결된 비트 라인 쌍에 서로 다른 테스트 신호를 입력하고 노멀 모드시 데이터를 전달하기 위한 비트 라인 테스트 구동부를 포함한다. 따라서, 본 발명은 고가의 테스트장비나 긴 시간을 들이지 않고 간단한 회로를 추가하여 메모리 셀에서 발생하는 위와 같은 문제점들을 검출하고 문제가 있는 단위셀을 수리하거나 사용하지 않음으로써 추가적인 전력소비의 원인을 제거하여 반도체 메모리 장치의 동작에서 신뢰성을 높일 수 있다.
메모리, 커플링 캐패시턴스, 연결고장, 테스트, 비트라인, 스트레스-
Patent Agency Ranking
公开(公告)号：KR100875995B1
公开(公告)日：2008-12-24
申请号：KR1020070047275
申请日：2007-05-15
Applicant: 한국전자통신연구원 , 서울시립대학교 산학협력단
IPC: G06T1/00
Abstract: A method for creating a pixel block and a buffering apparatus and method using the same are provided to create data blocks by unit to create block information, and determine whether to transmit pixel data using the created block information, thereby reducing the amount of data transmission and performing buffering without unnecessary operation. A method for creating a pixel block comprises the following steps of: storing the number of pixels included into a block and the shape information of the block(701); creating pixel blocks based on the reference information(702); generating block information about the block and transmitting the generated block information to a z-buffering apparatus(703); checking whether the z-buffering apparatus requests the transmission stoppage of pixel depth values(704); transmitting the pixel depth values of the block in order if the transmission stoppage of the pixel depth values is not requested(705); and closing the pixel block generation if there is a residual block(706); and selecting a next block if there is the residual block(707).
Abstract translation: 提供了一种用于创建像素块的方法以及使用该方法的缓冲设备和方法，以通过单元创建数据块以创建块信息，并且使用所创建的块信息来确定是否传输像素数据，从而减少了数据传输量并且 执行缓冲而无需不必要的操作。 一种用于创建像素块的方法包括以下步骤：存储包括在块中的像素的数量和块的形状信息（701）; 基于参考信息创建像素块（702）; 产生关于所述块的块信息并将所产生的块信息发送到z缓冲设备（703）; 检查z缓冲设备是否请求传输像素深度值的停止（704）; 如果没有请求传输像素深度值的停止，则依次发送该块的像素深度值（705）; 如果存在残余块，则关闭像素块生成（706）; 如果存在残留块，则选择下一个块（707）。
-
公开(公告)号：KR1020080076686A
公开(公告)日：2008-08-20
申请号：KR1020070099872
申请日：2007-10-04
Applicant: 한국전자통신연구원 , 숭실대학교산학협력단
Abstract: An embedded memory device and a system integrated with a programmable self-test, and a self-recovery method thereof are provided to detect a new fault model as well as a usual fault model capable of providing transparency to a user and apply more various algorithms selectively according to stabilization of a memory manufacturing process. An embedded memory(20) stores data and outputs the stored data. An algorithm generator(10) selects and outputs one of a plurality of algorithms by responding to a selection signal received from the outside. A test controller(50) detects a region including a fault by testing the embedded memory with the algorithm output from the algorithm generator. The test controller includes an address generator(80) increasing or decreasing an address of the embedded memory to be tested by receiving the MSB(Most Significant Bit) among a code received from the algorithm generator, a signal generator(70) generating a control signal for testing read/write operations of the embedded memory by receiving the remaining part of the code, and a comparator(60) determining the fault by comparing the data output from the embedded memory with reference data.
Abstract translation: 提供嵌入式存储器件和集成有可编程自检的系统及其自恢复方法来检测新的故障模型以及能够向用户提供透明度并且选择性地应用更多种算法的通常的故障模型 根据内存制造流程的稳定性。 嵌入式存储器（20）存储数据并输出存储的数据。 算法生成器（10）通过响应从外部接收到的选择信号来选择并输出多个算法中的一个。 测试控制器（50）通过使用从算法生成器输出的算法测试嵌入式存储器来检测包括故障的区域。 测试控制器包括地址发生器（80），通过从算法生成器接收到的代码中接收到MSB（最高有效位）来增加或减少要测试的嵌入式存储器的地址;产生控制信号的信号发生器（70） 用于通过接收代码的剩余部分来测试嵌入式存储器的读/写操作;以及比较器（60），通过将从嵌入式存储器输出的数据与参考数据进行比较来确定故障。
-
公开(公告)号：KR101360000B1
公开(公告)日：2014-02-11
申请号：KR1020100031831
申请日：2010-04-07
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명의 터치스크린은, 복수의 구동 라인들과 복수의 센싱 라인들이 교차하여 배선된 터치 패널, 상기 구동 라인들을 순차적으로 활성화하는 구동부; 활성화된 구동 라인에 대응되는 센싱라인에 형성된 센싱 커패시턴스를 측정하는 입력부, 상기 측정된 센싱 커패시턴스를 직렬화하여 출력하는 멀티플렉서, 초기 센싱 커패시턴스를 오프셋으로 반영하여 상기 멀티플렉서로부터 출력된 상기 센싱 커패시턴스를 샘플링하고 상기 샘플링 결과를 디지털 변환하는 아날로그-디지털 컨버터, 그리고 상기 디지털 변환 결과에 응답해서 터치 이벤트를 판별하는 호스트 프로세서를 포함할 수 있다.
-
公开(公告)号：KR101309618B1
公开(公告)日：2013-09-23
申请号：KR1020100031838
申请日：2010-04-07
Applicant: 한국전자통신연구원 , 한양대학교 에리카산학협력단
IPC: H02M3/07
CPC classification number: H02M3/073 , H02M2003/077
Abstract: 본 발명은 구동전압에 따라 펌핑량을 조절하여 파워손실을 감소시켜 전하 펌핑 효율을 증대시켜 줄 수 있도록 하는 전하 펌핑 회로에 관한 것으로, 상기 전하 펌핑 회로는 전하 펌핑 회로에 구동전압을 센싱하여 전하 펌핑량을 결정하는 하나 이상의 센싱 신호를 발생하는 구동전압 센싱부; 상기 하나 이상의 센싱 신호의 신호값에 상응하는 진폭을 가지는 클럭 신호쌍을 발생하는 멀티 레벨 클럭 발생부; 및 상기 클럭 신호쌍을 충전하여 충전 전압을 발생하고, 상기 충전 전압을 상기 구동전압에 더하여 출력하는 전하 펌핑부를 포함할 수 있다.
Abstract translation: 本发明涉及一种电荷泵电路，用于根据所述驱动电压来控制排出量减少了功率损耗通过增加电荷泵效率降低，电荷泵电路，以感测一个驱动电压施加到所述电荷泵电路的电荷的泵送 驱动电压感测单元，用于产生至少一个感测信号以确定感测信号的量; 一种多电平时钟发生器，用于产生具有对应于至少一个检测信号的信号值的振幅的时钟信号对; 并且电荷泵单元对时钟信号对进行充电以产生充电电压，并将充电电压输出到驱动电压。
-
公开(公告)号：KR101043668B1
公开(公告)日：2011-06-24
申请号：KR1020090018429
申请日：2009-03-04
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
Abstract: 본 발명은 능동 인덕터에 관한 것으로, 더욱 상세하게는 접지 능동 인덕터에 관한 것이다.
본 발명에 따른 능동 인덕터는, 전원(VDD)에 일단이 연결된 전류원과, 전류원의 타단에 드레인이 연결되고 접지에 소스가 연결된 제 1 MOSFET와, 전원에 드레인이 연결되고 전류원의 타단에 게이트가 연결되고 제 1 MOSFET의 게이트에 소스가 연결된 제 2 MOSFET와, 제 1 MOSFET의 게이트에 일단이 연결되고 접지에 타단이 연결된 저항과, 전류원의 타단에 일단이 연결되고 접지에 타단이 연결된 버랙터(varactor)를 포함한다.
능동 인덕터(active inductor), 버랙터(varactor), RFIC(Radio Frequency integrated Circuits)
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.044 seconds)
