中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

62 records (took 0.032 seconds)

    반도체 소자의 제조 방법
    41.
    发明公开
    반도체 소자의 제조 방법 有权
    制造半导体器件的方法

    公开(公告)号：KR1020170027611A

    公开(公告)日：2017-03-10

    申请号：KR1020150124459

    申请日：2015-09-02

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  박정희 ,  천대환 ,  이종석

    IPC: H01L29/10 ,  H01L21/04 ,  H01L29/423 ,  H01L29/66

    CPC classification number: H01L29/66734 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/7828

    Abstract: 본발명의일 실시예에따른반도체소자의제조방법은 n+형탄화규소기판의제1면에 n-형에피층및 n+형영역을순차적으로형성하는단계, 상기 n+형영역위에제1 마스크패턴을형성한후, 상기제1 마스크패턴을마스크로하여상기 n-형에피층및 상기 n+형영역을식각하여복수의제1 트렌치및 복수의제2 트렌치를형성하는단계, 상기복수의제1 트렌치내에제1 감광막패턴을형성한후, 상기제1 감광막패턴을마스크로하여상기제1 마스크패턴을식각하여홈을형성하는단계, 상기제1 감광막패턴을제거한후, 상기홈이형성된상기제1 마스크패턴을마스크로하여상기복수의제2 트렌치내에 p 이온을주입하여 p형영역을형성하는단계, 상기홈이형성된상기제1 마스크패턴을제거한후, 복수의제1 트렌치내에게이트절연막을형성하는단계, 상기게이트절연막위에게이트전극을형성하는단계, 상기게이트전극위에보호막을형성하는단계, 상기복수의제2 트렌치내에소스전극을형성하는단계, 그리고상기 n+형탄화규소기판의상기제1면에대해반대측인제2면에드레인전극을형성하는단계를포함한다.

    Abstract translation: 一种制造半导体器件的方法包括：在n +型碳化硅衬底的第一表面上依次形成n型外延层和n +型区域; 通过在n +型区域上形成第一掩模图案之后，使用第一掩模图案作为掩模蚀刻n型外延层和n +型区域，形成多个第一沟槽和多个第二沟槽; 通过在所述多个第一沟槽中形成所述第一感光膜图案之后，使用第一感光膜图案作为掩模蚀刻所述第一掩模图案来形成沟槽; 通过在除去第一感光膜图案之后，使用具有沟槽作为掩模的第一掩模图案，在多个第二沟槽中注入p离子来形成p型区域; 在用所述槽除去所述第一掩模图案之后，在所述多个第一沟槽中形成栅极绝缘层; 在栅极绝缘层上形成栅电极; 在栅电极上形成钝化层; 在所述多个第二沟槽中形成源电极; 以及在与n +型碳化硅衬底的第一表面相反的一侧的第二表面上形成漏电极。

    쇼트키 배리어 다이오드 및 그 제조 방법
    42.
    发明公开
    쇼트키 배리어 다이오드 및 그 제조 방법 有权
    肖特彼勒二极管及其制造方法

    公开(公告)号：KR1020170013107A

    公开(公告)日：2017-02-06

    申请号：KR1020150106106

    申请日：2015-07-27

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  박정희 ,  천대환 ,  이종석

    IPC: H01L29/872 ,  H01L29/47 ,  H01L29/66

    CPC classification number: H01L29/66143 ,  H01L21/02529 ,  H01L21/26506 ,  H01L21/30604 ,  H01L21/76895 ,  H01L23/535 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

    Abstract: 쇼트키배리어다이오드및 그제조방법이개시된다. 본발명의실시예에따른쇼트키배리어다이오드는 n+형탄화규소기판; 상기 n+형탄화규소기판의일면에형성되는 n-형에피층; 상기 n-형에피층내부에형성되는복수의 p+ 영역; 상기전극영역의 n-형에피층상부에형성되는쇼트키전극; 및상기 n+형탄화규소기판의타면에형성되는오믹전극을포함하고, 상기복수의 p+ 영역은상기 n-형에피층내부에서일정각격이격되도록형성된다. 또한, 본발명의실시예에따른쇼트키배리어다이오드의제조방법은 n+형탄화규소기판의일면에 n-형에피층을형성하는단계; 상기 n-형에피층의상면에일정간격이격되도록복수의트렌치를패터닝하는단계; 상기복수의트렌치내부에제1 차단부를형성하는단계; 상기 n-형에피층상단에서일정간격이격되도록복수의제2 차단부를형성하는단계; 상기제1 차단부및 제2 차단부를마스크로하여상기 n-형에피층에 p+ 이온주입으로 p+ 영역을형성하는단계; 상기복수의제1 차단부및 제2 차단부를제거하는단계; 상기 p+ 영역을감싸도록상기 n-형에피층을성장시키는단계; 상기성장된 n-형에피층상부에쇼트키전극을형성하는단계; 및상기 n+형탄화규소기판의타면에오믹전극을형성하는단계로이루어진다.

    Abstract translation: 肖特基势垒二极管包括：n +型碳化硅衬底; 在n +型碳化硅衬底的第一表面上形成的n型外延层; 形成在n型外延层内的多个p +区; 形成在电极区域的n型外延层的上部的肖特基电极; 以及形成在所述n +型碳化硅衬底的第二表面上的欧姆电极，其中所述多个p +区形成为在所述n型外延层内以预定间隔彼此间隔开。

    반도체 소자 및 그 제조 방법
    44.
    发明公开
    반도체 소자 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR1020160071901A

    公开(公告)日：2016-06-22

    申请号：KR1020140179659

    申请日：2014-12-12

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  이종석 ,  박정희 ,  홍경국 ,  정영균

    IPC: H01L29/72

    CPC classification number: H01L29/7813 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66719 ,  H01L29/7869 ,  H01L29/78606 ,  H01L29/78696

    Abstract: 본발명은반도체소자에관한것으로, 구체적으로온 저항을줄여전류의양을증가시킬수 있는반도체소자및 그제조방법에관한것이다. 이를위해, 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의일면에형성되는 n-형에피층; 상기 n-형에피층상에형성되는 n+ 영역; 상기 n-형에피층및 상기 n+ 영역을관통하는제1 및제2 트렌치; 상기제1 및제2 트렌치각각의내측에형성되는제1 및제2 게이트절연막; 상기제1 및제2 게이트절연막상에형성되는제1 및제2 게이트전극; 상기제1 및제2 트렌치중 하나의트렌치양측에형성되는 p형영역; 상기제1 및제2 게이트전극상에형성되는산화막; 상기 n+ 영역및 상기산화막상에형성되는소스전극; 및상기 n+형탄화규소기판의타면에형성되는드레인전극을포함하고, 상기제1 및제2 트렌치각각의양측에제1 및제2 채널이형성될수 있다.

    Abstract translation: 本发明涉及一种半导体器件，特别涉及能够通过降低导通电流而增加电流量的半导体器件及其制造方法。 为此，根据本发明实施例的半导体器件包括：形成在n +型碳化硅衬底的一侧上的n型外延层; 形成在n型外延层上的n +区; 穿过n型外延层和n +区的第一和第二沟槽; 分别形成在第一和第二沟槽内的第一和第二绝缘膜; 形成在第一和第二栅极绝缘膜上的第一和第二栅电极; 形成在所述第一绝缘膜和所述第二绝缘膜之一的两侧的p型区域; 形成在第一和第二栅电极上的氧化膜; 在n +区域上形成的源电极和氧化物膜; 以及形成在n +型碳化硅衬底的另一侧上的漏电极。 可以在第一和第二沟槽中的每一个的两侧上形成第一和第二通道。

    쇼트키 배리어 다이오드 및 그 제조 방법
    45.
    发明公开
    쇼트키 배리어 다이오드 및 그 제조 방법 无效
    肖特彼勒二极管及其制造方法

    公开(公告)号：KR1020140086688A

    公开(公告)日：2014-07-08

    申请号：KR1020120157484

    申请日：2012-12-28

    Applicant: 현대자동차주식회사

    Inventor： 홍경국 ,  이종석 ,  천대환 ,  정영균

    IPC: H01L29/872

    CPC classification number: H01L29/0619 ,  H01L21/0475 ,  H01L21/3081 ,  H01L21/3083 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/66143 ,  H01L29/872

    Abstract: A schottky barrier diode according to an embodiment of the present invention includes an n+ type silicon carbide substrate, an n- type epi-layer which is arranged on the first surface of an n+ type silicon carbide substrate and includes an electrode region and an end region which is located in the outer part of the electrode region, a first trench and a second trench which are arranged in the n- type epi-layer of the end region, a p region which is arranged under the first trench and the second trench, a schottky electrode which is arranged on the n-type epi-layer of the electrode region, and an ohmic electrode which is located on the second surface of the n+ type silicon carbide substrate. A step difference is formed by closely arranging the first trench and the second trench.

    Abstract translation: 根据本发明实施例的肖特基势垒二极管包括n +型碳化硅衬底，n型外延层，其布置在n +型碳化硅衬底的第一表面上，并且包括电极区域和端部区域 位于电极区域的外部的第一沟槽和第二沟槽，布置在端部区域的n型外延层中，配置在第一沟槽和第二沟槽下方的ap区域， 布置在电极区域的n型外延层上的肖特基电极和位于n +型碳化硅衬底的第二表面上的欧姆电极。 通过紧密地布置第一沟槽和第二沟槽来形成台阶差。

    오믹 접합을 위한 반도체 소자 구조 및 그 제조 방법
    46.
    发明公开
    오믹 접합을 위한 반도체 소자 구조 및 그 제조 방법 无效
    半导体器件的OHMIC接触的结构及其制造方法

    公开(公告)号：KR1020140085142A

    公开(公告)日：2014-07-07

    申请号：KR1020120155376

    申请日：2012-12-27

    Applicant: 현대자동차주식회사

    Inventor： 강수빈 ,  홍경국 ,  이종석 ,  정영균

    IPC: H01L29/86 ,  H01L29/78

    CPC classification number: H01L29/45 ,  H01L21/0485 ,  H01L29/1608 ,  H01L21/28

    Abstract: A semiconductor device structure for ohmic contact according to an embodiment of the present invention comprises a silicon carbide substrate; an ohmic contact layer disposed on the silicon carbide substrate; a carbon layer disposed on the ohmic contact layer; a diffusion prevention layer disposed on the carbon layer; and a pad layer disposed on the diffusion prevention layer. The diffusion prevention layer is composed of one among tungsten (W), titanium (Ti), titanium nitride (TiN), tantalum (Ta), and tantalum nitride (TaN).

    Abstract translation: 根据本发明的实施例的用于欧姆接触的半导体器件结构包括碳化硅衬底; 设置在碳化硅衬底上的欧姆接触层; 设置在所述欧姆接触层上的碳层; 设置在所述碳层上的扩散防止层; 以及设置在扩散防止层上的焊盘层。 扩散防止层由钨（W），钛（Ti），氮化钛（TiN），钽（Ta）和氮化钽（TaN）之一构成。

    쇼트키 배리어 다이오드 및 그 제조 방법
    47.
    发明授权
    쇼트키 배리어 다이오드 및 그 제조 방법 有权
    肖特彼勒二极管及其制造方法

    公开(公告)号：KR101393564B1

    公开(公告)日：2014-05-09

    申请号：KR1020120133820

    申请日：2012-11-23

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  홍경국 ,  이종석 ,  천대환

    IPC: H01L29/872

    CPC classification number: H01L29/872 ,  H01L29/1608 ,  H01L29/66143

    Abstract: A schottky barrier diode according to an embodiment of the present invention includes an n- type epilayer which is located in a first surface of an n+ type silicon carbide substrate, a plurality of p+ regions which are located in the n- type epilayer, an n+ type epilayer which is located on the n- type epilayer and includes an opening part which exposes the p+ region, a schottky electrode which is located on the n+ type epilayer and in the opening part, and an ohmic electrode which is located in a second surface of the n+ type silicon carbide. The opening part includes a first opening part which exposes a p+ region, and a second opening part which is bent in the first opening part to be extended.

    Abstract translation: 根据本发明实施例的肖特基势垒二极管包括位于n +型碳化硅衬底的第一表面中的n-型外延层，位于n-型外延层中的多个p +区，n + 型外延层，其位于n型外延层上，并且包括露出p +区域的开口部分，位于n +型外延层上的肖特基电极和开口部分，以及位于第二表面的欧姆电极 的n +型碳化硅。 开口部包括露出p +区域的第一开口部和在第一开口部中弯曲以延伸的第二开口部。

    반도체 소자의 제조 방법
    48.
    发明授权
    반도체 소자의 제조 방법 有权
    半导体器件的方法制造

    公开(公告)号：KR101382323B1

    公开(公告)日：2014-04-08

    申请号：KR1020120123013

    申请日：2012-11-01

    Applicant: 현대자동차주식회사

    Inventor： 정영균 ,  홍경국 ,  이종석 ,  천대환

    IPC: H01L21/336 ,  H01L29/78

    CPC classification number: H01L29/7827 ,  H01L29/66068 ,  H01L21/302 ,  H01L29/1608

    Abstract: The present invention relates to a method for manufacturing a semiconductor device wherein the method comprises the step of forming a first n-type epitaxial layer by performing first epitaxial growing at the first surface of a n+ type silicon carbide substrate; the step of forming a photosensitive film pattern on the first n-type epitaxial layer; the step of forming a first trench by etching the first n-type epitaxial layer with the photosensitive film pattern as mask; the step of forming a buffer layer on the first n-type epitaxial layer after removing the photosensitive film pattern; the step of forming a trench protection film in the first trench by etching the buffer layer; the step of the n-type epitaxial layer by performing a second growing on the first n-type epitaxial layer except for a part where the trench protection film is formed; and the step of forming a p-type epitaxial layer by performing a third epitaxial growing on the n-type epitaxial layer except for a part where the trench protection film is formed. The step of forming the n-type epitaxial layer comprises the step of forming a first trench extending part sequentially extended from the first trench. The step of forming the p-type epitaxial layer comprises the step of forming the trench by forming a second trench extending part sequentially extended from the first trench extending part.

    Abstract translation: 本发明涉及一种制造半导体器件的方法，其中该方法包括通过在n +型碳化硅衬底的第一表面上进行第一外延生长来形成第一n型外延层的步骤; 在第一n型外延层上形成感光膜图案的步骤; 通过用感光膜图案作为掩模蚀刻第一n型外延层来形成第一沟槽的步骤; 在去除感光膜图案之后在第一n型外延层上形成缓冲层的步骤; 通过蚀刻缓冲层在第一沟槽中形成沟槽保护膜的步骤; 除了形成沟槽保护膜的部分之外，通过在第一n型外延层上进行第二次生长来形成n型外延层的步骤; 以及通过在除了形成沟槽保护膜的部分之外的n型外延层上进行第三外延生长来形成p型外延层的步骤。 形成n型外延层的步骤包括形成从第一沟槽顺序延伸的第一沟槽延伸部分的步骤。 形成p型外延层的步骤包括通过形成从第一沟槽延伸部分顺序延伸的第二沟槽延伸部分形成沟槽的步骤。

    쇼트키 배리어 다이오드 및 그 제조 방법
    50.
    发明公开
    쇼트키 배리어 다이오드 및 그 제조 방법 有权
    肖特基势垒二极管及其制造方法

    公开(公告)号：KR1020180005005A

    公开(公告)日：2018-01-15

    申请号：KR1020160084839

    申请日：2016-07-05

    Applicant: 현대자동차주식회사

    Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

    IPC: H01L29/872 ,  H01L29/47 ,  H01L29/66 ,  H01L29/16 ,  H01L21/02 ,  H01L21/04 ,  H01L21/265

    CPC classification number: H01L29/872 ,  H01L21/046 ,  H01L29/0619 ,  H01L29/0688 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/08 ,  H01L29/1608 ,  H01L29/6606 ,  H01L21/02167 ,  H01L21/0455 ,  H01L21/265 ,  H01L29/47 ,  H01L29/66143

    Abstract: 본발명의일 실시예에따른쇼트키배리어다이오드는 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층위에위치하며, 서로이격되어있는 p+형영역및 p형영역, 상기 n-형층, 상기 p+형영역및 상기 p형영역위에위치하는애노드전극, 그리고상기 n+형탄화규소기판의제2면에위치하는캐소드전극을포함하고, 상기 p형영역은복수개이고, 평면상으로육각형상이며, 매트릭스형태로위치하고, 상기 p+형영역과상기 p형영역사이에위치하는상기 n-형층은평면상으로육각형상이고, 상기 p형영역을감싸고, 상기 p형영역의중심점을지나는수평선은평면상으로열 방향으로서로인접하게위치한상기 p형영역의중심점을지나는수평선과만나지않는다.

    Abstract translation: 根据本发明的一个实施例的肖特基势垒二极管是位于n型层，位于彼此间隔开的基板中，p +型区域和p型区域的第一表面上的n-型层，其中n +型碳化硅 n型层，p +型区域与阳极电极，并且包括设置在n +型碳化硅衬底的第二表面上的阴极电极，和形成在p型区域数倍的p型区域的，平面 六边形形状，位于一个矩阵形式，所述p +型区域和所述在位于围绕所述六边形形状，则p型区域，p型区域地平线恩平穿过区域的中心点p型区之间的n型层恩平平面 不要遇到通过在列方向上彼此相邻的p型区域的中心点的水平线。

Patent Agency Ranking