-
41.
公开(公告)号:DE102011004050A1
公开(公告)日:2011-08-18
申请号:DE102011004050
申请日:2011-02-14
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO , MOTZ MARIO , SCHAFFER BERNHARD
IPC: G01R19/165 , G01R15/20 , G01R19/25
Abstract: Ein System, das ein Erfassungssystem, eine erste gechoppte Schaltung, eine zweite gechoppte Schaltung und einen Taktgenerator umfasst. Das Erfassungssystem ist dazu konfiguriert, erfasste Eingangssignale bereitzustellen. Die erste gechoppte Schaltung ist dazu konfiguriert, ein geschaltetes Ausgangssignal bereitzustellen, das ansprechend darauf schaltet, dass Werte der erfassten Eingangssignale eine Grenze überschreiten. Die zweite gechoppte Schaltung ist dazu konfiguriert, ein hochauflösendes Ausgangssignal bereitzustellen, das den erfassten Eingangssignalen entspricht und eine höhere Auflösung als das geschaltete Ausgangssignal aufweist. Der Taktgenerator ist dazu konfiguriert, Taktsignale bereitzustellen, die das Zerhacken der ersten gechoppten Schaltung und der zweiten gechoppten Schaltung synchronisieren.
-
公开(公告)号:DE102010042972A1
公开(公告)日:2011-05-12
申请号:DE102010042972
申请日:2010-10-26
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SCHMITT STEPHAN , RABERG WOLFGANG , AUSSERLECHNER UDO , ORASCH MARTIN , SLAMA PETER , WERTH TOBIAS , ZIMMER JUERGEN
-
公开(公告)号:FR2952175A1
公开(公告)日:2011-05-06
申请号:FR1004265
申请日:2010-10-29
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO , WERTH TOBIAS , SLAMA PETER , ZIMMER JUERGEN , RABERG WOLFGAN , SCHMITT STEPHAN , ORASCH MARTIN
IPC: G01D5/12
Abstract: Elément (10) magnétique formant codeur, comprenant un capteur de champ magnétique pour mesurer une position le long d'une première direction, l'élément étant caractérisé en ce qu'il comprend une première piste (15) comprenant un matériau procurant une configuration magnétique le long de la première direction, la configuration magnétique étant formée par un vecteur d'aimantation rémanente, qui a une amplitude variable en fonction d'une position le long de la première direction, le vecteur d'aimantation rémanente ne changeant pas d'orientation le long de la première direction.
-
公开(公告)号:DE102009054694A1
公开(公告)日:2010-07-15
申请号:DE102009054694
申请日:2009-12-15
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO
IPC: G01B7/30
Abstract: Ein Winkelsensor umfasst eine erste und eine zweite Flussführung, die in einer beabstandeten Beziehung angeordnet sind, um einen ersten und einen zweiten Flussführungsluftzwischenraum zwischen sich zu definieren. Die erste und die zweite Flussführung definieren eine Mittelöffnung, wobei ein Magnet in der Mittelöffnung angeordnet ist. Der Magnet ist diametral magnetisiert und relativ zu den Flussführungen drehbar. Ein Magnetsensor, der in einem der Flussführungsluftzwischenräume angeordnet ist, ist konfiguriert, um ansprechend auf eine empfangene Magnetflussdichte Signale auszugeben.
-
公开(公告)号:DE102005029464B4
公开(公告)日:2009-11-26
申请号:DE102005029464
申请日:2005-06-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO , MOTZ MARIO
-
公开(公告)号:DE102008061067A1
公开(公告)日:2009-08-27
申请号:DE102008061067
申请日:2008-12-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO
Abstract: An integrated circuit includes a die and a first magnetic field sensitive element formed on the die. The integrated circuit includes a first coil formed on the die and around the first magnetic field sensitive element.
-
公开(公告)号:DE10315531B4
公开(公告)日:2009-07-23
申请号:DE10315531
申请日:2003-04-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO
IPC: G11C16/04
-
公开(公告)号:DE10217289B4
公开(公告)日:2009-04-09
申请号:DE10217289
申请日:2002-04-18
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO
-
公开(公告)号:DE10119519B4
公开(公告)日:2009-04-02
申请号:DE10119519
申请日:2001-04-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MOTZ MARIO , AUSSERLECHNER UDO
-
公开(公告)号:DE10214898B4
公开(公告)日:2009-02-05
申请号:DE10214898
申请日:2002-04-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: AUSSERLECHNER UDO , HAMMERSCHMIDT DIRK
IPC: G11C16/04
Abstract: The non-volatile memory cell of a memory circuit includes at least one enhancement pMOS transistor having a floating gate. It further includes an enhancement nMOS transistor having a floating gate insulated from the floating gate of the pMOS transistor. A control input is capacitively coupled to the floating gate of the pMOS transistor and to the floating gate of the nMOS transistor. The pMOS transistor and the nMOS transistor are connected by a connection point, the connection point being connected to an output of the memory cell. The pMOS transistor is additionally connected to a first terminal of the memory cell, while the nMOS transistor is additionally connected to a second terminal of the memory cell. A supply voltage is appliable to the memory cell via the first and second terminals.
-
-
-
-
-
-
-
-
-