公开(公告)号：DE102016100898B4

公开(公告)日：2021-08-12

申请号：DE102016100898

申请日：2016-01-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  STAMPKA PETER ,  POHL JENS ,  HOFFNER SIEGFRIED

IPC: G06K19/077

Abstract: Chipkarte, umfassend:ein Chipkartensubstrat (210); undeine Antennenstruktur, welche in oder über dem Chipkartensubstrat (210) angeordnet ist, die Antennenstruktur umfassend einen Draht (108), der angeordnet ist, um einen ersten Antennenteil, der ausgelegt ist, um mit einer Chipkarten-externen Vorrichtung kontaktlos zu koppeln, und einen zweiten Antennenteil, der ausgelegt ist, um mit einer Chipantenne zu koppeln, auszubilden;wobei der Draht (108) ein elektrisch leitfähiges Material (440) umfasst, welches mit einem elektrisch isolierenden Material (442, 442a) beschichtet ist;wobei der Draht (108) des ersten Antennenteils angeordnet ist, so dass Richtungen des Verlaufs des Verlegens des Drahts (108) von wenigstens einigen angrenzenden Drahtteilen (1081, 1082) einander entgegengesetzt sind, so dass die wenigstens einigen angrenzenden Drahtteile (1081, 1082) einen Kondensator ausbilden;wobei das isolierende Material (442, 442a) der wenigstens einigen angrenzenden Drahtteile (108c1, 108c2) sich physisch kontaktiert,wobei die wenigstens einigen angrenzenden Drahtteile (1081, 1082) eine Mehrzahl von ersten Drahtteilen (1081) mit einer ersten Richtung des Verlaufs des Verlegens und wenigstens einen zweiten Drahtteil (1082) mit der entgegengesetzten zweiten Richtung des Verlaufs des Verlegens umfassen, und wobei zwei erste Drahtteile (1081) der Mehrzahl von ersten Drahtteilen (1081) und ein zweiter Drahtteil (1082) des wenigstens einen zweiten Drahtteils (1082) in einer im Querschnitt dreieckigen Konfiguration angeordnet sind.

公开(公告)号：DE102019118444B4

公开(公告)日：2021-03-04

申请号：DE102019118444

申请日：2019-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  HOFFNER SIEGFRIED ,  STAMPKA PETER

IPC: G06K19/077

Abstract: Ein Verfahren zum Herstellen einer Chipkarten-Schichtenstruktur wird bereitgestellt. Das Verfahren kann ein Einlegen eines optisch transparenten oder optisch transluzenten Blocks in eine Öffnung einer opaken Schichtenstruktur aufweisen, wobei der Block eine größere Dicke aufweisen kann als die Schichtenstruktur, und wobei der Block im Wesentlichen dasselbe Volumen aufweisen kann wie die Öffnung (bei 610), und ein Laminieren des Blocks und der Schichtenstruktur, so dass das Material des Blocks die Öffnung im Wesentlichen ausfüllt (bei 620) .

公开(公告)号：DE102013109976B4

公开(公告)日：2017-06-22

申请号：DE102013109976

申请日：2013-09-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  SPOETTL THOMAS ,  POHL JENS ,  STAMPKA PETER

IPC: H01L21/50 ,  G06K19/077 ,  H01L23/04

Abstract: Verfahren zum Herstellen einer Chipkartenmodul-Anordnung (200a), das Verfahren aufweisend: Anordnen eines Chipkartenmoduls (206) auf einer ersten Trägerschicht (202a), wobei die erste Trägerschicht (202a) frei von einer vorgefertigten Chipkartenmodul-Aufnahmeaussparung zum Aufnehmen des Chipkartenmoduls (206) ist, und wobei das Chipkartenmodul (206) aufweist: ein Substrat (206s); einen Chip (206c) auf dem Substrat (206s); eine erste mechanische Verstärkungsstruktur (206v) zwischen dem Chip (206c) und dem Substrat (206s), wobei die erste mechanische Verstärkungsstruktur (206v) mindestens einen Teil einer Oberfläche des Chips (206c) bedeckt; Aufbringen einer zweiten Trägerschicht (202b) auf das Chipkartenmodul (206), wobei die zweite Trägerschicht (202b) frei von einer vorgefertigten Chipkartenmodul-Aufnahmeaussparung zum Aufnehmen des Chipkartenmoduls (206) ist; und Laminieren und/oder Verpressen der ersten Trägerschicht (202a) mit der zweiten Trägerschicht (202b), so dass das Chipkartenmodul (206) von der ersten Trägerschicht (202a) und der zweiten Trägerschicht (202b) umschlossen wird; wobei das Chipkartenmodul (206) ferner eine zweite mechanische Verstärkungsstruktur (306v) auf einer Seite des Substrates (206s) aufweist, die der Seite gegenüberliegt, auf der die erste mechanische Verstärkungsstruktur (206v) angeordnet ist zum Verstärken und/oder Stabilisieren eines Bereich (306s) des Substrats (206s); und wobei der Chip (206c) über dem verstärkten und/oder stabilisierten Bereich (306s) des Substrats (206s) angeordnet ist.

公开(公告)号：DE102015120755A1

公开(公告)日：2017-06-01

申请号：DE102015120755

申请日：2015-11-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  STAMPKA PETER

IPC: H01L21/301 ,  H01L21/304

Abstract: Ein Chip kann ein Substrat, einen in und/oder auf dem Substrat angeordneten aktiven Bereich, in dem mindestens eine elektronische Komponente gebildet ist, und ein Dielektrikum über dem aktiven Bereich aufweisen. Ein Verfahren zu dem Vereinzeln von einer Vielzahl von Chips kann das Bilden von mindestens einem ersten Graben zwischen der Vielzahl von Chips aufweisen, wobei der mindestens eine erste Graben durch das Dielektrikum und die aktiven Bereiche hindurch gebildet wird und sich in das Substrat hinein erstreckt. Das Verfahren kann ferner das Sägen des Substratmaterials, von der dem ersten Graben gegenüberliegenden Seite des Substrats aufweisen. Das Sägen kann entlang eines Sägepfades erfolgen, der dem Verlauf von dem mindestens einem ersten Graben entspricht, so dass mindestens ein zweiter Graben gebildet wird. Die Breite des mindestens einen ersten Grabens kann kleiner oder gleich der Breite des mindestens einen zweiten Grabens sein.

公开(公告)号：DE102015112845A1

公开(公告)日：2016-02-11

申请号：DE102015112845

申请日：2015-08-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GABLER FRANZ ,  PÜSCHNER FRANK ,  SCHAETZLER BERNHARD

IPC: H01L21/50 ,  H01L23/31

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Substratbearbeitungsverfahren (100) Folgendes umfassen: das Ausbilden einer Vielzahl an Gräben in ein Substrat hinein zwischen zwei Chip-Strukturen im Substrat, wobei die Gräben mindestens eine Säule zwischen den zwei Chip-Strukturen und eine Seitenwand auf jeder der zwei Chip-Strukturen definieren (110); das Anordnen eines Hilfs-Trägerelements auf dem Substrat, um die Chip-Strukturen und die mindestens eine Säule zu halten (120); das zumindest teilweise Füllen der Gräben mit Einkapselungsmaterial, um die mindestens eine Säule und die Seitenwände zu bedecken (130), wodurch die Chip-Strukturen zumindest teilweise eingekapselt werden; das Entfernen eines Abschnitts des Einkapselungsmaterials, um mindestens einen Abschnitt der mindestens einen Säule freizulegen (140); und das zumindest teilweise Entfernen der mindestens einen Säule (150).

公开(公告)号：DE102013105575A1

公开(公告)日：2014-12-04

申请号：DE102013105575

申请日：2013-05-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  PÜSCHNER FRANK ,  STAMPKA PETER

IPC: G06K19/077

Abstract: Gemäß verschiedenen Ausführungsformen kann ein Chipkartenmodul (100) Folgendes aufweisen: einen Träger (102); eine über einer ersten Seite (102a) des Trägers (102) angeordnete Chipanordnung (104); eine über einer zweiten Seite (102b) des Trägers (102) angeordnete Antenne (106), wobei die zweite Seite (102b) des Trägers (102) der ersten Seite (102a) des Trägers (102) gegenüberliegt; wobei die Antenne (106) elektrisch leitfähig mit der Chipanordnung (104) verbunden ist zum Übertragen elektrischer Signale; ein über der ersten Seite (102a) des Trägers (102) angeordnetes Anzeigemodul (108); und mindestens eine auf der ersten Seite (102a) des Trägers (102) angeordnete elektrische Leitungsstruktur (110a, 110d), welche die Chipanordnung (104) und das Anzeigemodul (108) elektrisch leitend miteinander verbindet.

公开(公告)号：DE102013104567A1

公开(公告)日：2014-11-06

申请号：DE102013104567

申请日：2013-05-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PÜSCHNER FRANK ,  HÖGERL JÜRGEN ,  SPOETTL THOMAS

IPC: H01L23/14 ,  G06K19/077 ,  H01L21/58 ,  H01L23/50 ,  H01L25/16

Abstract: Gemäß verschiedenen Ausführungsformen wird eine Chipanordnung (100) bereitgestellt, aufweisend: einen flexiblen Träger (102); eine erste Stützstruktur (106) und eine zweite Stützstruktur (108) zum Verstärken eines Bereichs des Trägers (102), wobei die erste Stützstruktur (106) auf einer ersten Seite des Trägers (102) angeordnet ist und die zweite Stützstruktur (108) gegenüber der ersten Stützstruktur (106) auf einer zweiten Seite des Trägers (102) angeordnet ist, einen auf der ersten Seite des Trägers (102) angeordneten Chip (104), wobei der Chip (104) mittels der Stützstrukturen (106, 108) und mittels des Trägers (102) getragen und unterstützt wird, wobei sich die zweite Stützstruktur (108) entlang der Richtungen (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als der Chip (104) und/oder zumindest entlang einer Richtung (101) parallel zur Oberfläche des Trägers (102) weiter erstreckt als die erste Stützstruktur (106).