公开(公告)号：GEP20125406B

公开(公告)日：2012-02-27

申请号：GEAP2006010571

申请日：2006-08-22

Applicant: INTERDIGITAL TECH CORP

Inventor： MARINIER PAUL ,  CASTOR DOUGLAS R

IPC: H04B7/216 ,  H04B17/40

Abstract: A method and apparatus for adjusting a channel quality indicator (CQI) feedback period to increase uplink capacity in a wireless commu¬nication system are disclosed. The uplink capacity is increased by reducing the uplink interference caused by CQI transmissions. A wireless transmit/receive unit (WTRU) monitors a status of downlink transmissions to the WTRU and sets the CQI feedback period based on the status of the downlink transmissions to the WTRU. A base station monitors uplink and downlink transmission needs. The base station determines the CQI feedback period of at least one WTRU based on the uplink and downlink transmission needs and sends a command to the WTRU to change the CQI feedback period of the WTRU.

公开(公告)号：ES2346516T3

公开(公告)日：2010-10-18

申请号：ES02762110

申请日：2002-04-16

Applicant: INTERDIGITAL TECH CORP

Inventor： CASTOR DOUGLAS R ,  MCCLELLAN GEORGE W ,  MORABITO JOSEPH T

IPC: H04B7/208 ,  H03M13/23 ,  H03M13/27 ,  H03M13/29 ,  H04B1/69 ,  H04B7/155 ,  H04B7/212 ,  H04B7/216 ,  H04B7/26 ,  H04J3/00 ,  H04J3/02 ,  H04L1/00 ,  H04Q11/00 ,  H04W88/02 ,  H04W88/08

Abstract: Un método de adaptación de velocidad para determinar una dirección de bits almacenados en una memoria intermedia antes de la adaptación de velocidad para uso en un sistema de comunicación inalámbrico, comprendiendo el método: categorizar los bits como siendo codificados turbo o no codificados turbo; si los bits están categorizados como no codificados turbo, tratar los bits como una cadena y determinar una dirección de los bits; y si los bits están categorizados como codificados turbo, tratar los bits como cadenas independientes y usar la información de las cadenas sistemáticas, de paridad 1 y de paridad 2, determinando la dirección de los bits; en el que el paso de determinar la dirección de los bits categorizados como codificados turbo comprende: realizar una aproximación de un número de bits perforados antes de un bit de los bits antes de una dirección de este bit; buscar en un espacio alrededor del número que ha sido objeto de una aproximación de bits perforados; y determinar una dirección de este bit con el espacio de búsqueda usando los condicionantes conocidos sobre las variables intermedias.

公开(公告)号：SG161246A1

公开(公告)日：2010-05-27

申请号：SG2010024024

申请日：2006-08-22

Applicant: INTERDIGITAL TECH CORP

Inventor： MARINIER PAUL ,  CASTOR DOUGLAS R

IPC: H04B17/40

Abstract: A method and apparatus for adjusting a channel quality indicator (CQI) feedback period to increase uplink capacity in a wireless communication system are disclosed. The uplink capacity is increased by reducing the uplink interference caused by CQI transmissions. A wireless transmit/receive unit (WTRU) monitors a status of downlink transmissions to the WTRU and sets the CQI feedback period based on the status of the downlink transmissions to the WTRU. A base station monitors uplink and downlink transmission needs. The base station determines the CQI feedback period of at least one WTRU based on the uplink and downlink transmission needs and sends a command to the WTRU to change the CQI feedback period of the WTRU. Figure: 1

公开(公告)号：AU2006283502B2

公开(公告)日：2009-11-19

申请号：AU2006283502

申请日：2006-08-22

Applicant: INTERDIGITAL TECH CORP

Inventor： MARINIER PAUL ,  CASTOR DOUGLAS R

IPC: H04B7/216 ,  H04B17/40

公开(公告)号：NO20080876A

公开(公告)日：2008-02-19

申请号：NO20080876

申请日：2008-02-19

Applicant: INTERDIGITAL TECH CORP

Inventor： CASTOR DOUGLAS R ,  MARINIER PAUL

IPC: H04B7/216 ,  H04B7/005

CPC classification number: H04W24/10 ,  H04L1/0026 ,  H04L1/0027 ,  H04L5/0057

公开(公告)号：CA2619875A1

公开(公告)日：2007-03-01

申请号：CA2619875

申请日：2006-08-22

Applicant: INTERDIGITAL TECH CORP

Inventor： MARINIER PAUL ,  CASTOR DOUGLAS R

IPC: H04B7/216 ,  H04B17/40

公开(公告)号：MXPA06013215A

公开(公告)日：2007-02-28

申请号：MXPA06013215

申请日：2005-05-03

Applicant: INTERDIGITAL TECH CORP

Inventor： CASTOR DOUGLAS R ,  MCCLELLAN GEORGE W ,  LEVI ALAN M ,  DESAI BINISH P

IPC: H04B7/00 ,  H04L12/56 ,  H04W28/14

Abstract: Un metodo y aparato para asignar y desasignar eficientemente datos intercalados almacenados en una pila de memoria. El aparato incluye un procesador y una memoria que incluye al menos una pila de memoria. El procesador recibe e intercala una pluralidad de bloques de datos. Cada bloque de datos se asigna para una canal particular de transporte (TRC) y tiene un intervalo designado de sincronizacion de transmision (TTI). El procesador almacena los bloques de datos intercalados en la pila de memoria en base al TTi de cada bloque de datos, tal que un bloque de datos que tiene un TI mas grande se asigna a la pila de memoria mas temprano y se desasigna de la pila mas tarde que un bloque de datos que tiene un TTI mas pequeno. En una modalidad, la memoria incluye una primera pila de memoria para canales comunes/compartidos de enlace ascendente, una segunda pila de memoria para canales dedicados de enlace ascendente, una tercera pila de memoria para canales comunes/compartidos de enlace descendente, y una cuarta pila de memoria para canales dedicados de enlace descendente.

公开(公告)号：NO20071022L

公开(公告)日：2007-02-22

申请号：NO20071022

申请日：2007-02-22

Applicant: INTERDIGITAL TECH CORP

Inventor： KAEWELL JR JOHN DAVID ,  REZNIK ALEXANDER ,  HEPLER EDWARD L ,  CASTOR DOUGLAS R ,  DIFAZIO ROBERT A ,  HACKETT WILLIAM C ,  ZEIRA ARIELA ,  GAZDA ROBERT G

IPC: H03M13/00 ,  H04B1/707 ,  H04W88/02

Abstract: A wireless transmit/receive unit (WTRU) for processing code division multiple access (CDMA) signals. The WTRU includes a modem host and a high speed downlink packet access (HSDPA) co-processor, which communicate over a plurality of customizable interfaces. The modem host operates in accordance with third generation partnership project (3GPP) Release 4 (R4) standards, and the HSDPA co-processor enhances the wireless communication capabilities of the WTRU as a whole such that the WTRU operates in accordance with 3GPP Release 5 (R5) standards.

公开(公告)号：NO20044923A

公开(公告)日：2005-01-05

申请号：NO20044923

申请日：2004-11-11

Applicant: INTERDIGITAL TECH CORP

Inventor： HEPLER EDWARD L ,  CASTOR DOUGLAS R ,  MCCLELLAN GEORGE W ,  STARSINIC MICHAEL F ,  LEVI ALAN M ,  BASS DAVID S ,  DESAI BINISH

IPC: H04J1/00 ,  H04B1/40 ,  H04B1/707 ,  H04B7/26 ,  H04J3/00 ,  H04J4/00 ,  H04L1/00 ,  H04L1/08 ,  H04L12/56 ,  H04W28/18 ,  H04W74/02 ,  H04W80/00 ,  H04W88/02 ,  G06F13/00

CPC classification number: H04W88/06 ,  H04B1/0067 ,  H04B1/406 ,  H04B1/707 ,  H04B7/2618 ,  H04B2201/70707 ,  H04L1/0061 ,  H04L1/0068 ,  H04L1/0071 ,  H04L1/08 ,  H04L2001/0094 ,  H04W28/18 ,  H04W74/02 ,  H04W80/00

公开(公告)号：HK1060493A2

公开(公告)日：2004-07-09

申请号：HK03102741

申请日：2003-04-15

Applicant: INTERDIGITAL TECH CORP

Inventor： BASS DAVID S ,  CASTOR DOUGLAS R ,  MCCLELLAN GEORGE W ,  LEVI ALAN M ,  DESAI BINISH ,  HEPLER EDWARD L ,  STARSINIC MICHAEL F

IPC: H04J1/00 ,  H04B1/40 ,  H04B1/707 ,  H04B7/26 ,  H04J3/00 ,  H04J4/00 ,  H04L1/00 ,  H04L1/08 ,  H04L12/56 ,  H04W28/18 ,  H04W74/02 ,  H04W80/00 ,  H04W88/02 ,  H04B ,  H04Q

Abstract: A physical layer transport composite processing system used in a wireless communication system. A plurality of interconnected processing blocks are provided. The blocks are interconnected by a read data bus, a write data bus and a control bus. The blocks include a transport channel processing block (305,307), a composite channel processing block (303,309) and a chip rate processing block (301,311). At least two of the blocks are capable of processing data for a plurality of wireless formats. A first set of parameters is programmed into the blocks for a particular wireless mode. The blocks are operated to process data in the particular wireless format mode.