公开(公告)号：FR2958077A1

公开(公告)日：2011-09-30

申请号：FR1001214

申请日：2010-03-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： THOMAS OLIVIER ,  FENOUILLET BERANGER CLAIRE ,  CORONEL PHILIPPE ,  DENORME STEPHANE

IPC: H01L21/8244 ,  G11C11/412

Abstract: La cellule mémoire est de type SRAM à quatre transistors munis d'une contre-électrode. Elle comporte une première zone en matériau semi-conducteur (5a) avec un premier transistor d'accès (1a) et un premier transistor de conduction (2a) connectés en série, leur borne commune définissant un premier nœud électrique (F). Un second transistor d'accès (1b) et un second transistor de conduction (2b) sont connectés en série sur une seconde zone en matériau semi-conducteur (5b) et leur borne commune définit un second nœud électrique (S). Le substrat de support comprend des première et seconde contre-électrodes . Les première et seconde contre-électrodes sont respectivement en vis-à-vis des première et seconde zones en matériau semi-conducteur (5). Le premier transistor d'accès (1a) et le second transistor de conduction (2b) sont d'un premier coté d'un plan (FS) passant par les premier (F) et second (S) nœuds électriques alors que le premier transistor de conduction (2a) et le second transistor d'accès (1b) sont de l'autre coté plan (FS).

公开(公告)号：FR2926163A1

公开(公告)日：2009-07-10

申请号：FR0852936

申请日：2008-04-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VILLARET ALEXANDRE ,  SKOTNICKI THOMAS ,  CORONEL PHILIPPE

IPC: H01L21/98

Abstract: L'invention concerne un procédé de réalisation de dispositif (100), comportant au moins les étapes de :- réalisation d'au moins une portion à base d'un matériau catalyseur (112) sur un substrat,- réalisation d'au moins une couche d'enrobage (114, 134) au moins autour de la portion de matériau catalyseur (112), sur le substrat,- formation d'au moins une cavité (122) dans la couche d'enrobage (114, 134), la portion de matériau catalyseur (112) étant disposée dans la cavité (122),- réalisation d'au moins une portion à base d'un matériau cristallin (124) dans la cavité (122) à partir de la portion de matériau catalyseur (112).

公开(公告)号：FR2918795A1

公开(公告)日：2009-01-16

申请号：FR0756447

申请日：2007-07-12

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： COUDRAIN PERCEVAL ,  CORONEL PHILIPPE ,  BELREDON XAVIER

IPC: H01L27/146 ,  H01L31/02 ,  H01L31/18

Abstract: L'invention concerne un capteur d'images (1) comprenant des cellules photosensibles (B, G, R), chaque cellule photosensible comportant au moins un moyen de stockage de charges (11R, 11G, 11B) formé au moins en partie dans un substrat (9) d'un matériau semiconducteur. Le substrat comprend, pour au moins une première cellule photosensible (B), une portion (10B) d'un premier alliage de silicium et de germanium ayant une première concentration de germanium (XB), éventuellement nulle, et pour au moins une deuxième cellule photosensible (G, R), une portion (10G, 10R) d'un deuxième alliage de silicium et de germanium ayant une deuxième concentration de germanium (XG, XR), non nulle, strictement supérieure à la première concentration de germanium.

公开(公告)号：FR2905519B1

公开(公告)日：2008-12-19

申请号：FR0653524

申请日：2006-08-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： CORONEL PHILIPPE ,  MARTY MICHEL

IPC: H01L21/8236 ,  H01L27/088

Abstract: A method for manufacturing an integrated circuit containing fully and partially depleted MOS transistors, including the steps of forming similar MOS transistors on a thin silicon layer formed on a silicon-germanium layer resting on a silicon substrate; attaching the upper surface of the structure to a support wafer; eliminating the substrate; depositing a mask and opening this mask at the locations of the fully-depleted transistors; oxidizing the silicon-germanium at the locations of the fully-depleted transistors in conditions such that a condensation phenomenon occurs; and eliminating the oxidized portion and the silicon-germanium portion, whereby there remain transistors with a thinned silicon layer.

公开(公告)号：FR2894069A1

公开(公告)日：2007-06-01

申请号：FR0553615

申请日：2005-11-28

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CORONEL PHILIPPE ,  GALLON CLAIRE ,  FENOUILLET BERANGER CLAIRE

IPC: H01L21/336 ,  H01L27/11 ,  H01L29/78

Abstract: L'invention concerne un transistor MOS réalisé sous forme monolithique, des vias (50, 51, 52) contactant la grille isolée (G) et les régions de source (39) et de drain (41) du transistor sont formés du côté opposé de la région de canal (30) par rapport à la grille

公开(公告)号：FR2888665A1

公开(公告)日：2007-01-19

申请号：FR0507598

申请日：2005-07-18

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CORONEL PHILIPPE ,  GALLON CLAIRE ,  FENOUILLET BERANGER CLAIRE

IPC: H01L21/336 ,  H01L21/84

Abstract: Pour réaliser un transistor MOS sur un substrat en silicium (SOI) placé sur une couche d'oxyde enterré (BOX), le transistor étant réalisé dans une zone active du substrat délimitée par une région isolante, on forme la région isolante, on réalise une région de grille et des régions de source et de drain qui délimitent entre elles un canal de sorte que la région de grille s'étende au-dessus du canal.La région isolante est réalisée en procédant à une formation localisée d'une zone en matériau apte à être gravé sélectivement par rapport au silicium, en gravant sélectivement ledit matériau, et en déposant un matériau diélectrique à l'endroit de la gravure.En outre, la gravure est réalisée postérieurement à la réalisation de la région de grille.