公开(公告)号：FR2894698B1

公开(公告)日：2008-02-29

申请号：FR0512441

申请日：2005-12-08

Applicant: ST MICROELECTRONICS SA ,  UNIV D AIX MARSEILLE I

Inventor： BERGERET EMMANUEL ,  GAUBERT JEAN ,  PANNIER PHILIPPE ,  RIZZO PIERRE

IPC: G06K7/00 ,  G06K19/07 ,  H02M3/07

Abstract: The method involves producing a direct voltage (Vccp) equal to a fraction of a supply voltage (Vcc) from high frequency antenna signals (S1, S2). Pumping signals (H1, H2) having a frequency lesser than the frequency of the antenna signals are produced using a low voltage oscillator (LVOSC) electrically supplied by the voltage (Vccp). The voltage (Vccp) is boosted using a charging pump (PMP2) driven by the signals (H1, H2) for obtaining the supply voltage. Independent claims are also included for the following: (1) an integrated circuit comprising an electronic circuit (2) an electronic circuit comprising a control unit (3) a portable electronic object comprising an integrated circuit.

公开(公告)号：FR2895105A1

公开(公告)日：2007-06-22

申请号：FR0512913

申请日：2005-12-20

Applicant: ST MICROELECTRONICS SA

Inventor： MOREAUX CHRISTOPHE ,  KARI AHMED ,  NAURA DAVID ,  RIZZO PIERRE

IPC: G06F7/48

Abstract: L'invention concerne un procédé pour diviser un nombre N1 par un nombre pouvant s'écrire sous la forme 2 /k, n et k étant des entiers, et obtenir un résultat N2-. Selon l'invention le résultat N2 est calculé en additionnant des termes N1*Ki/2 pour i allant de 0 à N, les termes Ki étant les bits constitutifs K0, K1, K2, ... KN-1 du nombre k exprimé en binaire. Application notamment à la réalisation d'un circuit de calibrage de signal d'horloge dans un transpondeur UHF.

公开(公告)号：FR2890485A1

公开(公告)日：2007-03-09

申请号：FR0508983

申请日：2005-09-02

Applicant: ST MICROELECTRONICS SA

Inventor： NAURA DAVID ,  MOREAUX CHRISTOPHE ,  KARI AHMED ,  RIZZO PIERRE

IPC: G11C16/22

Abstract: L'invention concerne un procédé pour protéger contre un effacement global de données un circuit intégré (IC1) comprenant une mémoire de données programmable électriquement (MEM1) et une unité de contrôle (CTU) pour exécuter des commandes de lecture ou d'écriture de la mémoire. Le procédé comprend les étapes consistant à prévoir dans le circuit intégré des cellules mémoire témoin programmables électriquement (TZ), à la mise en service du circuit intégré, enregistrer dans les cellules mémoire témoin des bits de valeur déterminée formant une combinaison de bits autorisée et, pendant le fonctionnement du circuit intégré suivant sa mise en service, lire et évaluer les cellules mémoire témoin et bloquer le circuit intégré si les cellules mémoire témoin contiennent une combinaison de bits interdite différente de la combinaison autorisée.

公开(公告)号：FR2890468A1

公开(公告)日：2007-03-09

申请号：FR0509142

申请日：2005-09-08

Applicant: ST MICROELECTRONICS SA

Inventor： NAURA DAVID ,  MOREAUX CHRISTOPHE ,  KARI AHMED ,  RIZZO PIERRE

IPC: G06F12/16 ,  G11C16/00

Abstract: L'invention concerne un procédé de vérification de l'état d'un ensemble de cellules mémoire d'une mémoire comprenant des cellules mémoire (MC) agencées dans un plan mémoire (MA), des moyens de sélection (RDEC, CDEC) d'une cellule mémoire, et un circuit de lecture (SA) pour fournir un état de la cellule mémoire sélectionnée selon que la cellule mémoire sélectionnée est conductrice ou non conductrice. Le procédé selon l'invention comprend des étapes au cours desquelles toutes les cellules mémoire d'un ensemble regroupant plusieurs cellules mémoire sont sélectionnées, puis connectées simultanément au circuit de lecture (SA), et le circuit de lecture fournit un état global de toutes les cellules mémoire sélectionnées auxquelles il est connecté, si celles-ci sont simultanément non conductrices. Application à la vérification d'une commande d'effacement par bloc d'une mémoire.

公开(公告)号：AU4428101A

公开(公告)日：2001-10-03

申请号：AU4428101

申请日：2001-03-20

Applicant: GEMPLUS CARD INT ,  ST MICROELECTRONICS SA

Inventor： OVA FRANCIS DELL ,  RIZZO PIERRE

IPC: H03D1/00 ,  G06K7/00 ,  G06K19/07 ,  H03D1/10 ,  H03K5/08 ,  H04L25/03 ,  H04L25/06 ,  H04L27/06 ,  G06K7/10

Abstract: The invention concerns a demodulator of an amplitude-modulated signal (Vdb), characterised in that it comprises a peak detecting cell (DCR) capable of extracting the reference modulating signal (Vpeak 1 ) of the modulated signal (Vdb); a first demodulator (FE) adapted to detect the peak of the reference modulating signal (Vpeak 1 ) to generate a high comparison threshold and locate the start of the modulation, a second demodulator (RE) adapted to detect a trough of the reference modulating signal (Vpeak 1 ) to generate a low comparison threshold and locate the end of the modulation; a logic processing unit capable of supplying the demodulated signal (Vdemod).

公开(公告)号：FR2806855A1

公开(公告)日：2001-09-28

申请号：FR0003606

申请日：2000-03-21

Applicant: ST MICROELECTRONICS SA

Inventor： RIZZO PIERRE ,  DELL OVA FRANCIS

IPC: H03D1/00 ,  G06K7/00 ,  G06K19/07 ,  H03D1/10 ,  H03K5/08 ,  H04L25/03 ,  H04L25/06 ,  H04L27/06 ,  H03D1/18

Abstract: The invention concerns a demodulator of an amplitude-modulated signal (Vdb), characterised in that it comprises a peak detecting cell (DCR) capable of extracting the reference modulating signal (Vpeak 1 ) of the modulated signal (Vdb); a first demodulator (FE) adapted to detect the peak of the reference modulating signal (Vpeak 1 ) to generate a high comparison threshold and locate the start of the modulation, a second demodulator (RE) adapted to detect a trough of the reference modulating signal (Vpeak 1 ) to generate a low comparison threshold and locate the end of the modulation; a logic processing unit capable of supplying the demodulated signal (Vdemod).