公开(公告)号：CN105682382A

公开(公告)日：2016-06-15

申请号：CN201610192412.9

申请日：2016-03-30

Applicant: 高德(无锡)电子有限公司

Inventor： 吴海娜

IPC: H05K3/46 ,  H05K3/42 ,  H05K1/11

CPC classification number: H05K3/4691 ,  H05K1/115 ,  H05K3/429 ,  H05K2201/095

Abstract: 本发明涉及一种含有无铜基板层的高玻璃化温度的软硬结合板及其除胶工艺，属于PCB化学制程技术领域。其自上到下依次为顶层铜箔、Dummy无铜基板层、软性铜箔基材、半固化片和底层铜箔。除胶时，通过钻孔和镀通孔完成除胶工艺，镀通孔过程具体包括去毛头、膨松、除胶渣和PTH化铜完成。本发明将原有独立除胶+PTH全线流程精简为一次PTH全线生产，可以有效减少除胶对PP的咬噬，达到改善电镀后孔粗的目的，同时节省除胶成本提高了生产效率。

公开(公告)号：CN105307382A

公开(公告)日：2016-02-03

申请号：CN201510412301.X

申请日：2015-07-14

Applicant: 三星电机株式会社

Inventor： 姜明杉 ,  李承恩 ,  成耆正 ,  郑栗教

IPC: H05K1/02 ,  H05K3/44

CPC classification number: H05K1/056 ,  H05K3/4038 ,  H05K3/4608 ,  H05K2201/0154 ,  H05K2201/096 ,  H05K2201/09827 ,  H05K1/0204 ,  H05K3/445 ,  H05K2201/095 ,  H05K2201/10416

Abstract: 提供了一种印刷电路板及其制造方法。根据本公开的示例性实施例的印刷电路板包括金属芯、贯穿所述金属芯的过孔以及形成在所述金属芯与所述过孔之间的绝缘膜。

公开(公告)号：CN104582258A

公开(公告)日：2015-04-29

申请号：CN201510009197.X

申请日：2015-01-06

Applicant: 广东小天才科技有限公司

Inventor： 叶剑

IPC: H05K1/09 ,  H05K1/11 ,  H05K3/00

CPC classification number: H05K1/09 ,  H05K1/115 ,  H05K3/06 ,  H05K2201/032 ,  H05K2201/095

Abstract: 本发明适用于电路板领域，提供了一种薄膜线路板，其包括绝缘层、第一金属导电层及第二金属导电层。绝缘层包括正面及背面，第一金属导电层及第二金属导电层分别设于绝缘层的正面及背面。第一金属导电层包括多个第一线路，第二金属导电层包括多个第二线路。每一条第一线路的两端分别设有导电孔，每一条第一线路的两端分别穿过导电孔分别与其中两条第二线路的一端电性连接。本发明还提供了一种薄膜线路板的制造方法。本发明提供的薄膜线路板采用普通的金属，例如铝，取代传统的银浆作为线路层，可以大大降低薄膜线路板的阻抗，提高电子设备的整机性能。同时，本发明提供的薄膜线路板的制造方法，制程简单，容易实施，提高产品的良率，降低产品成本。

公开(公告)号：CN103608919A

公开(公告)日：2014-02-26

申请号：CN201280029878.7

申请日：2012-03-30

Applicant: 摩根/韦斯科技有限公司

Inventor： M·约翰逊 ,  F·G·韦斯

IPC: H01L23/52

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 中介层基底，包括：所述中介层基底中的互连器阵列，所述连接器阵列按照用于电路基底上的处理器的互连器阵列而布置；所述中介层基底中的至少一个导电迹线与所述互连器阵列中的至少一个连接器相连接，所述导电迹线被布置成平行于所述中介层基底，以使得在所述中介层基底中的所述连接器与用于所述电路基底上的所述处理器的对应的一个互连器之间不存在电连接；以及至少一个外围电路，驻留在所述中介层基底上，与所述导电迹线电连接。

公开(公告)号：EP3021647A1

公开(公告)日：2016-05-18

申请号：EP15190771.4

申请日：2015-10-21

Applicant: MediaTek, Inc

Inventor： Chang, Sheng-Ming ,  Liu, Chia-Hui ,  Lin, Shih-Chieh ,  Chen, Chun-Ping

IPC: H05K1/11

CPC classification number: H05K1/115 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0262 ,  H05K1/0298 ,  H05K1/05 ,  H05K1/111 ,  H05K1/114 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/095 ,  H05K2201/09509 ,  H05K2201/10378 ,  H05K2201/10674 ,  H05K2201/10734 ,  H01L2924/00012 ,  H01L2924/00

Abstract: A printed circuit board (20) includes a laminated core (210) including at least an internal conductive layer (L 2 , L 5 ), and a build-up layer (212, 214) on the laminated core (210). The build-up layer (212, 214) includes a top conductive layer (L 1 , L 6 ). Microvias (220a, 220b) are disposed in the build-up layer (212, 214) to electrically connect the top conductive layer (L 1 , L 6 ) with the internal conductive layer (L 2 , L 5 ). A power/ground ball pad array is disposed in the top conductive layer (L 1 ). The power/ground ball pad array includes power ball pads (302) and ground ball pads (402) arranged in an array with a fixed ball pad pitch P. The power/ground ball pad array includes a 4-ball pad unit area (2a, 2b) that is comprised of only one ground ball pad and three power ball pads, or comprised of only one power ball pad and three ground ball pads.

Abstract translation: 印刷电路板（20）包括层压芯（210），所述层压芯在所述层压芯（210）上包括至少内部导电层（L2，L5）和积层（212,214）。 积层（212,214）包括顶部导电层（L1，L6）。 微孔（220a，220b）设置在积层（212,214）中以将顶部导电层（L1，L6）与内部导电层（L2，L5）电连接。 电源/接地球垫阵列设置在顶部导电层（L1）中。 电源/接地球垫阵列包括以固定球垫节距P排列成阵列的电源球垫（302）和接地球垫（402）。电源/接地球垫阵列包括4球垫单元区域（2a ，2b），其仅由一个地面球垫和三个电源球垫组成，或者仅由一个电源球垫和三个地球垫组成。

公开(公告)号：EP2931008A1

公开(公告)日：2015-10-14

申请号：EP13861374.0

申请日：2013-12-06

Applicant: Tyco Electronics AMP Korea Ltd.

Inventor： CHOI, Yang Yoon ,  BEAK, Ok Ky

IPC: H05K1/09 ,  H05K3/46 ,  H05K7/20

CPC classification number: H05K1/0298 ,  C23C18/1637 ,  C23C18/1653 ,  C23C18/54 ,  C25D5/02 ,  H05K1/0206 ,  H05K1/0251 ,  H05K1/09 ,  H05K1/115 ,  H05K3/0094 ,  H05K3/06 ,  H05K3/386 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/462 ,  H05K3/467 ,  H05K2201/0154 ,  H05K2201/0323 ,  H05K2201/095 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/073 ,  H05K2203/1476

Abstract: Disclosed are a printed circuit board capable of increasing heat dissipation and bending strength by using aluminum and a manufacturing method therefor. The printed circuit board comprises: a double-sided substrate which comprises an insulation layer of an insulating material, a base layer which is bonded on either side of the insulation layer and has a circuit pattern formed on the surface thereof and is made of an aluminum material, and a bonding member interposed to bond the base layer to the insulation layer; a second insulation layer formed on the base layer of the double-sided substrate; a second base layer which is bonded on the second insulation layer by means of a second bonding member; a via hole which penetrates the double-sided substrate, the second insulation layer, and the second base layer; a substitution layer formed by the surface treatment of zincifying the surface of the second base layer and the exposed inner part of the via hole; a plating layer formed on the substitution layer; and a second circuit pattern formed on the plating layer.

公开(公告)号：EP2931008A4

公开(公告)日：2016-08-17

申请号：EP13861374

申请日：2013-12-06

Applicant: TYCO ELECTRONICS AMP KOREA LTD

Inventor： CHOI YANG YOON ,  BEAK OK KY

IPC: H05K1/09 ,  H05K3/46 ,  H05K7/20

CPC classification number: H05K1/0298 ,  C23C18/1637 ,  C23C18/1653 ,  C23C18/54 ,  C25D5/02 ,  H05K1/0206 ,  H05K1/0251 ,  H05K1/09 ,  H05K1/115 ,  H05K3/0094 ,  H05K3/06 ,  H05K3/386 ,  H05K3/429 ,  H05K3/4602 ,  H05K3/462 ,  H05K3/467 ,  H05K2201/0154 ,  H05K2201/0323 ,  H05K2201/095 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/073 ,  H05K2203/1476

公开(公告)号：WO2012145149A1

公开(公告)日：2012-10-26

申请号：PCT/US2012/031675

申请日：2012-03-30

Applicant: JOHNSON, Morgan ,  WEISS, Frederick, G.

Inventor： JOHNSON, Morgan ,  WEISS, Frederick, G.

IPC: H01L23/52

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: An interposer substrate includes an array of interconnects in the interposer substrate, the array of connectors arranged in accordance with an array of interconnects for a processor on a circuit substrate, at least one conductive trace in the interposer substrate in connection with at least one connector in the array of interconnects, the conductive trace arranged parallel to the interposer substrate such that no electrical connection exists between the connector in the interposer substrate and a corresponding one of the interconnects for the processor on the circuit substrate, and at least one peripheral circuit residing on the interposer substrate in electrical connection with the conductive trace.

Abstract translation: 插入器衬底包括插入器衬底中的互连阵列，所述连接器阵列根据用于电路衬底上的处理器的互连阵列布置，所述插入器衬底中的至少一个导电迹线与至少一个连接器 所述互连阵列，所述导电迹线平行于所述插入器基板布置，使得在所述插入器基板中的所述连接器与所述电路基板上的所述处理器的相应的一个互连件之间不存在电连接;以及至少一个外围电路， 所述插入器衬底与所述导电迹线电连接。

公开(公告)号：EP2718969A4

公开(公告)日：2015-10-21

申请号：EP12806330

申请日：2012-03-30

Applicant: MORGAN WEISS TECHNOLOGIES INC

Inventor： JOHNSON MORGAN ,  WEISS FREDERICK G

IPC: H01L23/52 ,  G06F1/32 ,  H05K1/02 ,  H05K1/18

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: at least one peripheral circuit connected to the at least one conductive trace.

公开(公告)号：EP2718969A1

公开(公告)日：2014-04-16

申请号：EP12806330.2

申请日：2012-03-30

Applicant: Johnson, Morgan T. ,  Weiss, Frederick ,  MORGAN/WEISS TECHNOLOGIES, INC.

Inventor： JOHNSON, Morgan ,  WEISS, Frederick, G.

IPC: H01L23/52

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K7/00 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: at least one peripheral circuit connected to the at least one conductive trace.