Abstract:
본 발명은 플립 칩 조립 구조를 가지는 칩-온-보드 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따른 칩-온-보드 패키지는 절연성 필름의 바깥쪽 표면에 금속 패턴이 형성되고 안쪽 표면에 집적회로 칩의 활성면이 향하도록 배치된다. 절연성 필름 내부에는 금속 패턴의 밑면을 노출시키는 관통 구멍이 형성되고, 집적회로 칩 활성면에는 절연성 필름의 두께보다 큰 높이를 가지는 금속 범프가 형성된다. 금속 범프는 관통 구멍을 통하여 금속 패턴과 직접 접합된다. 이러한 구조는 제조 원가를 감소시키고 제조 공정을 단순화시킬 수 있다. 집적회로 카드, 칩-온-보드 패키지, 금속 범프, 금속 패턴, 플립 칩
Abstract:
본 발명은 가상 입력 장치를 투영하지 않고 2차원의 이미지 센서 하나만으로 사용자 입력 수단의 움직임을 검출 및 분석하여 가상 입력 장치의 데이터를 입력 받는 방법 및 장치에 관한 것이다. 이를 위하여 본 발명에 따라 가상 입력 장치를 이용하여 사용자 입력 수단으로부터 데이터를 입력 받는 휴대 단말 장치는, 상기 사용자 입력 수단의 이미지를 인식하여 이미지 데이터를 출력하는 이미지 인식부; 상기 이미지 데이터로부터 상기 사용자 입력 수단의 위치 데이터와 움직임 데이터를 검출하는 이미지 분석부; 상기 검출된 사용자 입력 수단의 상기 위치 데이터와 상기 움직임 데이터로부터 상기 가상 입력 장치에서 입력된 데이터를 판별하는 데이터 입력 판단부; 상기 사용자 입력 수단의 이미지 데이터를 상기 가상 입력 장치와 함께 화면에 표시하는 화면 표시부; 및 상기 가상 입력 장치의 크기와 상기 사용자 입력 수단의 움직임의 범위의 비례치에 따라 상기 사용자 입력 수단의 움직임 범위를 초기화하고, 상기 가상 입력 장치의 종류에 따른 상기 사용자 입력 수단의 상기 데이터 입력을 위한 특징 이미지를 초기화하는 초기 설정부를 구비하는 것을 특징으로 한다. 휴대 단말 장치, 가상 입력 장치, 이미지 센서, 광류
Abstract:
본 발명은 광(光) 에너지를 전기적인 에너지로 변환시키는 화상인식 반도체 칩을 포함하여 구현되는 화상인식 반도체 모듈로서, 광 에너지를 전기적인 에너지로 변환시키는 화상인식부가 일면에 형성된 화상인식 반도체 칩과; 그 화상인식 반도체 칩과 전기적으로 연결되어 있으며, 화상인식 반도체 칩의 화상인식부가 형성된 일면의 반대면에 노출되어 형성된 전기 전도성의 터미널과; 화상인식 반도체 칩의 소정 높이에 위치하여 외부의 광 에너지를 화상인식 반도체 칩의 화상인식부로 모으는 렌즈; 및 화상인식 반도체 칩을 봉지하며 렌즈를 고정시키는 하우징을 포함하는 것을 특징으로 한다. 본 발명에 따른 화상인식 반도체 모듈은 화상인식 반도체 칩 하부에 기판이 결합되지 않고 화상인식 반도체 칩에 터미널이 형성되어 있기 때문에 종래의 화상인식 반도체 모듈에 비하여 크기가 감소될 수 있다. 따라서, 모바일 폰이나 디지털 카메라와 같은 전자기기의 소형화에 대응이 용이하게 이루어질 수 있다. 화상인식반도체, 단자, 모듈, 이미지 센서 칩, 터미널
Abstract:
In one embodiment, a camera module includes a lens holder and a flexible printed circuit board, both directly attachable on an image recognition chip without using a PCB. Thus, cost can be reduced by at least the price of the PCB. Also, a size of the camera module can be reduced. A method of fabricating the camera module of embodiments of the present invention can exclude chip attaching and wire bonding processes. Thus, the camera module can be fabricated within a short time using a simple assembling process.
Abstract:
PURPOSE: A power ramping controller of a GSM and a GPRS transmitter and a controlling method thereof are provided to power ramp-down guard intervals for distinguishing each slot, and to make power differences largely so as to have U-shaped power waveforms by power ramping-up the guard intervals, thereby reducing interference between the slots and easily reading slot information. CONSTITUTION: A ramp memory(422) uniformly divides the entire power levels of slots, and stores a range of the divided power levels up to a top address from a bottom address. A counter assigns a start address of the ramp memory(422) for designating a power level of the first slot and a final address of the ramp memory(422) for designating a power level of the second slot to a lower index and an upper index, respectively. A controller portion(410) divides guard intervals as many as the number of indexes of the counter, sequentially downs the start address while increasing the lower index by 1, and sequentially downs the final address while reducing the upper index by 1. The controller portion(410) designates an address of a moment when a difference between the start address and the final address becomes 0 or 1 as an inflection address, and determines ramp steps with the power levels stored in the addresses corresponding to the indexes of the counter.
Abstract:
A wiring pattern (70) formed on a base film (60) having a semiconductor chip mounting area (51), has output terminal patterns (74) extending from chip mounting area, and output test pads (78). One of the test pads is connected to each output terminal pads such that at least two pads are arranged in a row.
Abstract:
PURPOSE: A tap tape for a TCP(Tape Carrier Package) is provided to be capable of minimizing the occupancy area of an output test pad region by improving the arrangement of the output test pads. CONSTITUTION: A tap tape(50) for a TCP is provided with a base film(60) having a plurality of chip mounting regions and a line pattern(70) formed at the base film. At this time, the line pattern includes an input terminal pattern(72) stretched to one side of the chip mounting region, an output terminal pattern(74) stretched to the other side of the chip mounting region, and a plurality of input/output test pads(76,78) formed at each end portion of the input and output terminal pattern. At the time, the output test pads are continuously arranged as a group and the group includes at least one row having at least two output test pads.