公开(公告)号：KR101356693B1

公开(公告)日：2014-01-29

申请号：KR1020070001704

申请日：2007-01-05

Applicant: 삼성전자주식회사

Inventor： 선우문욱 ,  이정현 ,  배형진 ,  박영수

IPC: H01L21/20

CPC classification number: H01L21/28537 ,  H01L27/1021 ,  H01L29/861

Abstract: 본 발명은 폴리 실리콘을 포함하는 반도체 소자에 관한 것이다. 폴리 실리콘을 포함하는 반도체 소자에 있어서, TaN
X 물질층; 및 상기 TaN
X 물질층 상에 형성된 폴리 실리콘층;을 포함하는 폴리 실리콘을 포함하는 반도체 소자를 제공함으로써 특성이 우수한 폴리 실리콘 다이오드 및 TaN
x /폴리 실리콘 구조를 지닌 반도체 소자에 효과적으로 응용할 수 있다.

公开(公告)号：KR1020130108001A

公开(公告)日：2013-10-02

申请号：KR1020120030245

申请日：2012-03-23

Applicant: 삼성전자주식회사

Inventor： 선우문욱 ,  이정엽 ,  문창렬 ,  박용영 ,  양우영 ,  오재준 ,  황인준

IPC: H01L21/331 ,  H01L29/737

CPC classification number: H01L21/268 ,  H01L21/28575 ,  H01L21/3245 ,  H01L29/2003 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66462

Abstract: PURPOSE: A method for forming a selective low-temperature ohmic contact for group III nitride heterostructure device is provided to form the ohmic contact at a low temperature, thereby reducing thermal stress on a substrate. CONSTITUTION: A conductive film (50) is formed on an epi substrate (10). The epi substrate includes ohmic contact area (A). A capping layer is formed on the upper part of the conductive film or is interposed between the conductive film and a group III nitride heterostructure layer (30,32). The capping layer is formed only in one area of the ohmic contact area or a non-ohmic contact area (B). The capping layer is composed of the dual membrane of a laser reflection film and a barrier film. The ohmic contact is selectively formed in the ohmic contact area by applying laser annealing (70), induction heating or a combination of the laser annealing and the induction heating to the front surface of the substrate at a temperature less than 750°C.

Abstract translation: 目的：提供一种用于形成第III族氮化物异质结构器件的选择性低温欧姆接触的方法，以在低温下形成欧姆接触，从而降低衬底上的热应力。 构成：在外延衬底（10）上形成导电膜（50）。 外延衬底包括欧姆接触面积（A）。 在导电膜的上部形成覆盖层，或者介于导电膜和III族氮化物异质结构层（30,32）之间。 覆盖层仅形成在欧姆接触区域的一个区域或非欧姆接触区域（B）中。 盖层由激光反射膜和阻挡膜的双膜组成。 通过在小于750℃的温度下对激光退火和感应加热进行激光退火（70），感应加热或组合激光退火和感应加热，在欧姆接触区域选择性地形成欧姆接触。

公开(公告)号：KR101168282B1

公开(公告)日：2012-07-30

申请号：KR1020040091851

申请日：2004-11-11

Applicant: 삼성전자주식회사

Inventor： 타카시노구치 ,  선우문욱

IPC: H01L29/786

Abstract: 양질의 단결정 실리콘 필름의 제조방법에 관해 개시된다. 본 발명에 따른 단결정 실리콘T의 제조방법은: 결정성장판에 단결정 실리콘과 버퍼층을 형성한 후, 상기 절연층 위로 부터 수소 이온을 주입하여 상기 단결정 실리콘층으로 부터 소정 깊이에 위치하는 분할층을 형성한다. 단결정 실리콘층은 기판에 부착되고, 분할층은 외부로 가해지는 열에너지에 의해 분할된다. 따라서 기판 상에 소정 두께의 단결정 실리콘필름을 형성할 수 있다.
단결정, 본딩, 분할, TFT

公开(公告)号：KR101146588B1

公开(公告)日：2012-05-16

申请号：KR1020060076210

申请日：2006-08-11

Applicant: 삼성전자주식회사

Inventor： 조세영 ,  박영수 ,  선우문욱

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L27/105 ,  H01L27/1052 ,  H01L29/785

Abstract: 핀 구조체 및 이를 적용한 핀 트랜지스터의 제조방법에 관해 개시한다.
핀 구조체의 제조방법은 측면을 가지는 메사 구조체를 기판에 다수 형성한 후 이 위에 반도체 층을 형성한다. 반도체 층 위에는 캡핑층이 형성되며 따라서 반도체 층은 캡핑층에 의해 보호되며 핀 구조체로 제조될 부분을 가진다. 캡핑층은 평탄화에 의해 그 상부가 일부 제거되며 이를 통해 메사 구조체 상면에 위치하는 반도체층이 부분적으로 제거되고 따라서 메사 구조체의 측면들에 상호 격리된 핀 구조체가 형성된다. 본 발명에 따르면 매우 좁은 폭이 핀 구조체를 형성할 수 있으며, 핀 구조체의 두께 및 위치의 제어가 매우 용이하다.
FIN, Transistor

公开(公告)号：KR101127132B1

公开(公告)日：2012-03-21

申请号：KR1020050040165

申请日：2005-05-13

Applicant: 삼성전자주식회사

Inventor： 조세영 ,  타카시노구치 ,  선우문욱 ,  김도영 ,  후아샹잉 ,  장샤오신

IPC: H01L29/786 ,  B82Y40/00

CPC classification number: H01L29/78654 ,  H01L29/0673 ,  H01L29/66772 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/814 ,  Y10S977/90 ,  Y10S977/938 ,  Y10T428/26

Abstract: 기판 위에 미세한 라인 폭의 실리콘 나노와이어 필름이 마련된 구조를 가지는 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를 이용한 박막 트랜지스터의 제조방법이 개시된다. 본 발명에 따른 실리콘 나노와이어 기판의 제조방법은 기판을 준비하는 단계, 상기 기판 위에 절연체 필름을 형성하는 단계, 상기 절연체 필름 위에 실리콘 필름을 형성하는 단계, 상기 절연체 필름과 실리콘 필름을 스트립(strip)형상으로 패터닝하는 단계, 상기 절연체 필름의 양 측면을 언더컷 에칭하여 그 라인 폭을 좁히는 단계 및 상기 실리콘 필름을 용융 및 결정화시켜서 상기 절연체 필름의 상면에 자기-정렬(self-align)된 실리콘 나노와이어 필름을 형성하는 단계를 포함한다.

公开(公告)号：KR1020080014453A

公开(公告)日：2008-02-14

申请号：KR1020060076210

申请日：2006-08-11

Applicant: 삼성전자주식회사

Inventor： 조세영 ,  박영수 ,  선우문욱

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L27/105 ,  H01L27/1052 ,  H01L29/785

Abstract: A fin structure and a manufacturing method of a fin transistor using the same are provided to facilitate control of thickness and location of the fin structure by preventing deformation of the fin structure in a chemical mechanical polishing process through a capping layer. A manufacturing method of a fin transistor using a fin structure comprises the steps of: forming a plurality of mesa structures having a side wall corresponding to the fin structure on a substrate(1); forming an amorphous semiconductor layer(3) having a part directly formed on a surface of the substrate and a part formed in the side wall of the mesa structure; forming a capping layer(4) on the amorphous semiconductor layer; partially removing at least the amorphous semiconductor layer positioned on the mesa structure from the capping layer; and removing the mesa structure and the capping layer from a top with a predetermined depth.

Abstract translation: 提供了使用其的翅片晶体管的翅片结构和制造方法，以通过防止在化学机械抛光工艺中的鳍结构在封盖层中的变形来控制翅片结构的厚度和位置。 使用翅片结构的鳍式晶体管的制造方法包括以下步骤：在基板（1）上形成具有与翅片结构对应的侧壁的多个台面结构; 形成具有直接形成在所述基板的表面上的部分和形成在所述台面结构的侧壁中的部分的非晶半导体层（3） 在所述非晶半导体层上形成覆盖层（4）; 至少部分地从覆盖层去除位于台面结构上的非晶半导体层; 以及从顶部以预定深度去除台面结构和顶盖层。

公开(公告)号：KR1020080010163A

公开(公告)日：2008-01-30

申请号：KR1020060070296

申请日：2006-07-26

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  임혁 ,  박영수 ,  선우문욱 ,  조세영

IPC: H01L27/14

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14632 ,  H01L27/14685 ,  H01L27/14687 ,  H01L31/02327

Abstract: A method of forming a micro lens and an image sensor including the micro lens and a manufacturing method thereof are provided to reduce a dead zone in case of forming the micro lens in such a way of adding a second shell unit to a first shell unit. A method of forming a micro lens(MLa) includes the steps of: forming a silicon pattern on a semiconductor substrate(SUB) having a lower structure; forming a capping film on the substrate to cover the silicon pattern; transforming the silicon pattern into a pole type polysilicon pattern, and the capping film into a round-type shell unit by annealing the silicon pattern and the capping film; and filling the shell unit with a lens material(F) through an opening unit between the circumference of the shell unit and the substrate.

Abstract translation: 提供一种形成微透镜的方法和包括微透镜的图像传感器及其制造方法，以在以第二壳单元添加第二壳单元的方式形成微透镜的情况下减少死区。 一种形成微透镜（MLa）的方法包括以下步骤：在具有较低结构的半导体衬底（SUB）上形成硅图案; 在衬底上形成覆盖硅图案的封盖膜; 将硅图案转变为极型多晶硅图案，并且通过退火硅图案和封盖膜将封盖膜转变成圆形壳单元; 以及通过壳单元的周边与基板之间的开口单元将透镜材料（F）填充到壳单元中。

公开(公告)号：KR1020070057432A

公开(公告)日：2007-06-07

申请号：KR1020050116887

申请日：2005-12-02

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  타카시노구치 ,  임혁 ,  선우문욱 ,  조세영

IPC: H01L29/786 ,  H05B33/00

CPC classification number: H01L27/12 ,  H01L29/78609 ,  H01L29/78696

Abstract: A polycrystalline silicon TFT and an organic light emitting display using the same are provided to decrease the generation of leakage current by using an Si-based channel with a curved portion. A polycrystalline silicon TFT includes an Si-based channel, a source and drain, a gate, an insulating layer and a substrate. The Si-based channel(10) has a nonlinear electron moving path. The source and drain(10c,10d) are formed at both sides of the channel. The gate(20) is formed on the channel. The insulating layer is interposed between the channel and the gate. The substrate is used for supporting the channel and the source and drain. The channel is formed like a crank type structure. The channel is capable of being formed like an U type structure.

Abstract translation: 提供多晶硅TFT和使用其的有机发光显示器，以通过使用具有弯曲部分的Si基通道来减少漏电流的产生。 多晶硅TFT包括Si基沟道，源极和漏极，栅极，绝缘层和衬底。 Si基通道（10）具有非线性电子移动路径。 源极和漏极（10c，10d）形成在通道的两侧。 门（20）形成在通道上。 绝缘层介于通道和栅极之间。 衬底用于支撑通道和源极和漏极。 通道形成为曲柄型结构。 该通道能够像U型结构那样形成。

公开(公告)号：KR1020070052462A

公开(公告)日：2007-05-22

申请号：KR1020050110122

申请日：2005-11-17

Applicant: 삼성전자주식회사

Inventor： 장샤오신 ,  선우문욱 ,  타카시노구치 ,  조세영 ,  후아샹잉

IPC: H01L21/8238 ,  H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823456 ,  H01L21/823807 ,  H01L21/82385

Abstract: p-MOS 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명의 반도체 소자는 (110) 경사면과 이것의 하단에서 시작되는 (100) 제1 상부면과 상기 경사면의 상단에서 시작되는 (100) 제2 상부면을 포함하는 기판; 상기 경사면 상에 형성되고 게이트 전극을 포함하는 게이트 적층물; 상기 제1 및 제2 상부면 중 어느 하나에 형성되고, 상기 게이트 적층물에 닿은 소오스 영역; 및 상기 제1 및 제2 상부면 중 나머지 하나에 형성되고, 상기 게이트 적층물에 닿은 드레인 영역을 포함하되, 상기 소오스 및 드레인 영역은 채널이 상기 경사면을 따라 방향으로 형성되는 위치에 존재하는 p-MOS 트랜지스터를 구비한다. 상기 제1 상부면의 상기 p-MOS 트랜지스터와 이격된 장소에 n-MOS 트랜지스터가 존재한다.

公开(公告)号：KR100707215B1

公开(公告)日：2007-04-13

申请号：KR1020060037219

申请日：2006-04-25

Applicant: 삼성전자주식회사

Inventor： 선우문욱 ,  박영수 ,  이준호 ,  임혁 ,  조세영 ,  후아샹잉

IPC: H01L21/20

Abstract: 본 발명은 고배향성 실리콘 박막을 형성하는 방법, 3D 반도체소자를 제조하는 방법 및 3D 반도체소자를 개시한다. 본 발명의 한 유형에 따른 고배향성 실리콘 박막을 형성하는 방법은, 기판 상에 일정한 방향으로 배향된 고배향성 AlN 박막을 형성하는 단계; 상기 고배향성 AlN 박막을 산화시켜, AlN 박막의 표면에 고배향성 Al
2 O
3 층을 형성하는 단계; 및 상기 고배향성 Al
2 O
3 층 상에 실리콘 박막을 성장시키는 단계;를 포함하는 것을 특징으로 한다.

Abstract translation: 本发明公开了形成高度取向的硅薄膜的方法，制造3D半导体器件的方法和3D半导体器件。 根据本发明的一种类型的形成高取向硅薄膜的方法包括：在基板上形成沿预定方向取向的高取向AlN薄膜; 高度取向的AlN薄膜被氧化形成高度取向的Al