公开(公告)号：KR101176540B1

公开(公告)日：2012-08-24

申请号：KR1020050116887

申请日：2005-12-02

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  타카시노구치 ,  임혁 ,  선우문욱 ,  조세영

IPC: H01L29/786 ,  H05B33/00

CPC classification number: H01L27/12 ,  H01L29/78609 ,  H01L29/78696

Abstract: 비선형적 전자이동경로의 채널을 가지는 TFT 및 이를 적용하는 유기발광디스플레이에 대해 기술한다. 개시된 TFT는 전자의 이동 경로를 비선형화하는 영역(이하, 비선형화 영역)을 가지는 Si-계 채널, 상기 채널 양측에 마련되는 소스와 드레인, 상기 채널의 상방에 위치하는 것으로 상기 비선형화 영역을 커버하는 게이트, 상기 채널과 게이트 사이에 개재되는 절연층, 그리고 상기 채널 및 그 양측의 소스와 드레인을 지지하는 기판을 구비한다. 비선형적 채널에 의하면 유효 채널의 길이가 증대되고 전자 흐름에 대한 베리어 생성으로 이동도가 감소하고 따라서 누설전류가 감소한다.
이동도, 다결정, 비선형 채널, 반도체, TFT

公开(公告)号：KR101155176B1

公开(公告)日：2012-06-11

申请号：KR1020050062923

申请日：2005-07-12

Applicant: 삼성전자주식회사

Inventor： 선우문욱 ,  박영수 ,  타카시노구치 ,  조세영 ,  장샤오신 ,  후아샹잉

IPC: H01L21/335

CPC classification number: C30B29/06 ,  C30B25/005 ,  C30B29/08 ,  C30B29/60

Abstract: 나노 와이어의 제조 및 이를 이용한 트랜지스터의 제조방법에 관해 개시된다. 제조방법은:
기판에 제1측면과 제 1 측면에 대향 하는 제 2 측면을 가지는 템플리트층을 형성하는 단계; 상기 템플리트층의 제 1 측면과 제 2 측면 사이에 마련되는 것으로 제 1 측면에 제 1 개구부를 가지는 세공(細孔, pore)을 상기 템플리트층에 형성하는 단계; 상기 템플리트층의 제 1 측면의 마련된 제 1 개구부에 접촉되는 단결정 물질층을 형성하는 단계; 상기 제 2 측면에 마련되는 세공에 통하는 제 2 개구부를 형성한 후, 제 2 개구부를 통해 기체 상태의 결정성장 물질을 공급하여, 상기 세공 내에 상기 단결정 물질층으로부터의 결정 성장에 의해 상기 세공 내에 결정성 와이어를 형성하는 단계;를 포함한다. 본 발명에 따르면, Si 또는 SiGe 등의 결정물질에 의한 나노와이어를 기판 에 나란하게 형성할 수 있으며, 특히 방향성이 제어될 수 있는 고 품질의 나노 와이어를 제조할 수 있다. 또한 이러한 나노 와이어의 제조방법의 응용에 의해 고품질의 트랜지스터를 기판 상에 형성할 수 있다.
전계효과, 트랜지스터, 단결정, 나노 와이어

公开(公告)号：KR1020080097762A

公开(公告)日：2008-11-06

申请号：KR1020070043025

申请日：2007-05-03

Applicant: 삼성전자주식회사

Inventor： 문창욱 ,  전중석 ,  이정현 ,  이내인 ,  박연식 ,  이화성 ,  이호 ,  조세영 ,  김석필

IPC: H01L29/786

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y15/00 ,  H01L21/02365 ,  H01L21/02601 ,  H01L29/0665 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/66742 ,  H01L29/7839 ,  H01L29/78684 ,  H01L29/78696 ,  H01L51/426 ,  H01L2221/1094

Abstract: The field effect transistor and a manufacturing method thereof are provided to increase the driving speed and decrease the driving voltage by equipping the germanium nano-rods in which the mobility is bigger than the silicon as a channel. The field effect transistor(100) includes the gate oxide(130) formed on the substrate(110); germanium nano-rods(140) in which both ends are exposed; the source electrode(151) and the drain electrode(152) connected with the both ends of the germanium nano-rods; the gate electrode(160) formed on the gate oxide between the source electrode and drain electrode. The germanium nano-rods are embedded in the gate oxide.

Abstract translation: 提供场效应晶体管及其制造方法以通过装配迁移率大于硅的锗纳米棒作为通道来提高驱动速度并降低驱动电压。 场效应晶体管（100）包括形成在基板（110）上的栅极氧化物（130）。 其中两端都露出的锗纳米棒（140） 所述源极电极和所述漏极电极与所述锗纳米棒的两端连接; 形成在源电极和漏电极之间的栅极氧化物上的栅电极（160）。 锗纳米棒嵌在栅极氧化物中。

公开(公告)号：KR100790863B1

公开(公告)日：2008-01-03

申请号：KR1020050131882

申请日：2005-12-28

Applicant: 삼성전자주식회사

Inventor： 조세영

IPC: B82B3/00 ,  B82Y40/00

CPC classification number: H01L21/02675 ,  B82Y10/00 ,  B82Y30/00 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/2026 ,  H01L29/0665 ,  H01L29/0673 ,  Y10S977/762

Abstract: 나노 와이어 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 기판 상에 물질막 패턴을 형성하는 단계와, 상기 기판 상에 상기 물질막 패턴을 덮는 제1 절연막, 제1 나노 와이어 형성층 및 상부 절연막을 순차적으로 적층하는 단계와, 상기 물질막 패턴이 노출될 때까지 상기 상부 절연막, 상기 제1 나노 와이어 형성층 및 상기 제1 절연막을 순차적으로 연마하여 상기 제1 나노 와이어 형성층의 일부를 노출시키는 단계와, 상기 제1 나노 와이어 형성층의 노출된 영역에 단결정 나노 와이어를 형성하는 단계를 포함하되, 상기 제1 절연막 및 상기 제1 나노 와이어 형성층의 상기 물질막 패턴 둘레에 형성된 부분은 상기 물질막 패턴의 상부면보다 낮게 형성하는 것을 특징으로 하는 나노 와이어 제조 방법을 제공한다.

公开(公告)号：KR100612868B1

公开(公告)日：2006-08-14

申请号：KR1020040090495

申请日：2004-11-08

Applicant: 삼성전자주식회사

Inventor： 권장연 ,  임혁 ,  타카시노구치 ,  박영수 ,  김석필 ,  조세영 ,  정지심 ,  박경배 ,  김도영

IPC: H01L21/20 ,  H01L21/203

CPC classification number: H01L29/66765 ,  C23C14/3464 ,  C23C14/46 ,  H01L21/0242 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02631

Abstract: 양질의 다결정 실리콘 TFT의 제조 방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘 TFT의 제조방법은: 기판과 기판에 피착될 실리콘 타겟 물질이 장착된 챔버 내에서, 상기 실리콘 타겟 물질에 이온빔을 조사하는 메인 고주파 유도결합 플라즈마 소스와, 상기 기판에 이온빔을 조사하는 보조 고주파 유도결합 플라즈마 소스를 이용하는 IBD(Ion Beam Deposition)에 의해 250℃의 이하의 온도에서 상기 기판에 실리콘 필름을 형성하는 단계;를 포함한다.
다결정, 바텀, 게이트, TFT

Abstract translation: 公开了一种在衬底上制备半导体膜的方法。 该方法包括在沉积室中布置绝缘衬底，并使用离子束沉积将半导体膜沉积到绝缘衬底上，其中沉积期间绝缘衬底的温度不超过250℃。该方法可以产生薄膜晶体管 。 所公开的离子束沉积方法在较低温度和低杂质下形成具有所需光滑度和晶粒尺寸的膜形态。 能够在诸如塑料柔性基底的低熔点基底上沉积半导体膜。

公开(公告)号：KR100601950B1

公开(公告)日：2006-07-14

申请号：KR1020040024010

申请日：2004-04-08

Applicant: 삼성전자주식회사

Inventor： 정지심 ,  타카시노구치 ,  조세영 ,  김도영 ,  박경배

IPC: H01L29/786

CPC classification number: H01L29/66757 ,  H01L29/66765 ,  H01L29/78603 ,  H01L29/78675 ,  H01L29/78678

Abstract: 전자소자 및 그 제조방법이 개시된다. 개시된 전자 소자는, 플라스틱 기판과, 상기 기판 상에 적층된 투명한 열전도막과, 상기 열전도막 상에 적층된 폴리 실리콘막과, 상기 폴리 실리콘막 상에 형성된 기능 소자를 구비한다. 상기 기능 소자는, 트랜지스터, 발광소자, 메모리 소자 중 어느 하나이며, 상기 기능 소자는, 상기 폴리 실리콘막 상에 적층된 게이트 적층물을 구비하는 박막 트랜지스터일 수 있다.

公开(公告)号：KR1020060028595A

公开(公告)日：2006-03-30

申请号：KR1020040077615

申请日：2004-09-25

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  선우문욱 ,  타카시노구치 ,  조세영 ,  정지심

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/22

CPC classification number: H01L21/02675 ,  H01L21/2026 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/785

Abstract: A method of manufacturing a thin film transistor is provided. The method includes forming an amorphous silicon layer on a substrate, forming a source region, a drain region, and a region of a plurality of channels electrically interposed between the source region and the drain region by patterning the amorphous silicon layer, annealing a region of the channels, sequentially forming a gate oxide film and a gate electrode on a channel surface, and doping the source region and the drain region.

公开(公告)号：KR1020050072943A

公开(公告)日：2005-07-13

申请号：KR1020040001100

申请日：2004-01-08

Applicant: 삼성전자주식회사

Inventor： 김도영 ,  타카시노구치 ,  권장연 ,  조세영

IPC: H01L21/203

CPC classification number: C23C14/34 ,  C23C14/5813

Abstract: 양질의 Si 박막을 형성하는 방법이 개시된다. 개시된 박막형성방법은: RF 파워에 의해 발생된 Xe+ 이온을 Si 타겟물질에 충돌시켜 Si 타겟으로부터 Si 파티클을 발생시키고 발생된 Si 파티클을 소정의 기판 상에 퇴적시키는 것을 특징으로 한다. 이러한 방법에 의하면 열적으로 우수하고 특히 스퍼터링시 실리콘 결정 내로 포획되는 가스의 량이 대폭 감소된다.

公开(公告)号：KR101257846B1

公开(公告)日：2013-04-24

申请号：KR1020050078882

申请日：2005-08-26

Applicant: 삼성전자주식회사

Inventor： 타카시노구치 ,  선우문욱 ,  장샤오신 ,  조세영 ,  박경배

IPC: C30B29/68 ,  C30B29/06

CPC classification number: H01L21/02639 ,  H01L21/02422 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02667 ,  H01L27/1281 ,  H01L29/66772

Abstract: 양질의 단결정 실리콘의 제조방법에 관해 개시된다. 본 발명에 따른 단결정 실리콘의 제조방법은: 기판에 실리콘 질화물층과 실리콘산화물 절연층을 형성하는 단계; 상기 절연층에 소정 크기를 가지는 홀을 형성하는 단계; 선택적 증착에 의해 상기 홀의 내부에 노출된 상기 홀의 바닥으로 부터 제1실리콘층을 퇴적(堆積)하는 단계; 상기 절연층과 상기 홀 내의 제1실리콘층 위에 제2실리콘층을 퇴적하는 단계; 그리고 제2실리콘층을 열처리하여 결정화하는 단계;포함한다. 양질 단결정 실리콘필름을 형성할 수 있다.
단결정, 단결정, 실리콘, TFT

公开(公告)号：KR101176545B1

公开(公告)日：2012-08-28

申请号：KR1020060070296

申请日：2006-07-26

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  임혁 ,  박영수 ,  선우문욱 ,  조세영

IPC: H01L27/14

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14632 ,  H01L27/14685 ,  H01L27/14687 ,  H01L31/02327

Abstract: 본 발명은 마이크로 렌즈의 형성방법과 마이크로 렌즈를 포함한 이미지 센서 및 그의 제조방법에 관한 것이다. 개시된 본 발명의 마이크로 렌즈의 형성방법은 하부 구조물이 구비된 반도체 기판 상에 실리콘 패턴을 형성하는 단계; 상기 실리콘 패턴을 덮도록 상기 기판 상에 캡핑막을 형성하는 단계; 상기 실리콘 패턴 및 상기 캡핑막을 어닐링하여 상기 실리콘 패턴을 지주(pole) 형상의 폴리실리콘 패턴으로 변형시키고 상기 캡핑막을 라운드형 마이크로 렌즈용 껍질부로 변형시키는 단계; 및 상기 캡핑막이 껍질부로 변형되면서 유발된 상기 껍질부 가장자리와 상기 기판 사이의 개구부를 통해 상기 껍질부 내에 렌즈 물질을 채우는 단계;를 포함하는 것을 특징으로 한다. 또한, 본 발명의 이미지 센서는 상기 방법 또는 그와 유사한 방법으로 형성된 마이크로 렌즈를 포함하고, 마이크로 렌즈의 중앙 하부에 폴리실리콘으로 이루어진 지주(pole) 형상의 포토 다이오드 부분을 갖는 것을 특징으로 한다.

Abstract translation: 提供微透镜，包括微透镜的图像传感器，形成微透镜的方法和制造图像传感器的方法。 微透镜包括形成在基板上的具有圆柱形状的多晶硅图案和包围多晶硅图案的圆形外壳部分。 微透镜还可以包括填充壳体部分的内部的填充材料或覆盖第一壳体部分的第二壳体部分。 形成微透镜的方法包括在具有较低结构的半导体衬底上形成硅图案，在硅图案上的半导体衬底上形成覆盖膜，使硅图案和覆盖膜退火，将硅图案改变为具有 圆筒形，并且封盖膜用于圆形微透镜的外壳部分，并且通过半导体基板和外壳部分的边缘之间的开口用透镜材料填充外壳部分的内部。 图像传感器包括通过类似方法形成的微透镜和具有圆柱形状的光电二极管。