-
公开(公告)号：KR1020100081402A
公开(公告)日：2010-07-15
申请号：KR1020090000629
申请日：2009-01-06
Applicant: 삼성전자주식회사
IPC: H03M1/12 , H04N5/3745
Abstract: PURPOSE: An analog digital converter and an image sensor thereof are provided to reduce an overhead and current consumption. CONSTITUTION: A modulator(110) modulates an input signal inputted from the outside. A digital integrator(120) serially connects a plurality of accumulators. One accumulator among a plurality of accumulators of n-th digital integrator changes the output direction of integration result according to a control signal.
Abstract translation: 目的：提供模拟数字转换器及其图像传感器，以减少开销和电流消耗。 构成：调制器（110）调制从外部输入的输入信号。 数字积分器（120）串联连接多个累加器。 第n数字积分器的多个累加器中的一个累加器根据控制信号改变积分结果的输出方向。
-
52.发明授权
公开(公告)号：KR100879386B1
公开(公告)日：2009-01-20
申请号：KR1020060111800
申请日：2006-11-13
Applicant: 삼성전자주식회사
CPC classification number: H04N5/378 , H01L27/14643 , H04N5/3535
Abstract: 여기에 개시된 씨모스 이미지 센서는 포토 다이오드와; 상기 포토 다이오드에 의해서 감지된 신호를 감지 노드로 전달하는 스위치와; 그리고 상기 감지 노드에 직접 전기적으로 연결되며, 상기 감지 노드의 감지된 신호와 기준 신호를 비교하는 비교기를 포함한다.
-
公开(公告)号：KR1020080046484A
公开(公告)日：2008-05-27
申请号：KR1020060116006
申请日：2006-11-22
Applicant: 삼성전자주식회사
IPC: H03M1/12
CPC classification number: H03M1/1019 , H03M1/1023 , H03M1/1071 , H03M2201/639 , H03M2201/64 , H03M2201/65
Abstract: An analog-to-digital conversion method is provided to secure a correct analog-to-digital conversion process by modifying upper bits wrongly outputted by parasitic capacitors, a finite voltage gain, noise by a temperature, and a feed-through. An analog-to-digital conversion method includes the steps of: generating a lamp signal corresponding to digital data while changing an upper (N-K) bit of the digital data(S02); comparing a sensed image signal with the lamp signal(S03); determining a value of the upper (N-K) bit of the digital data according to a comparison of the lamp signal and the sensed image signal(S04); generating the lamp signal corresponding to the digital data while changing a lower (K+1) bit of the digital data(S05); comparing a voltage level of the sensed image signal with the sum of the lamp signal and a compensation value(S06); determining a value of a lower K bit of the digital data when the sum of the lamp signal and the compensation value is equal to the voltage level of the sensed image signal(S07); and adjusting the value of the upper (N-K) bit of the digital data according to a most significant 2-bit value of the lower (K+1) bit(S08).
Abstract translation: 提供了一种模数转换方法，用于通过修改由寄生电容器错误输出的高位，有限电压增益，噪声，温度和馈通来确保正确的模数转换过程。 一种模数转换方法包括以下步骤：在改变数字数据的上（N-K）位的同时产生对应于数字数据的灯信号（S02）; 将感测到的图像信号与灯信号进行比较（S03）; 根据灯信号和感测图像信号的比较，确定数字数据的上（N-K）位的值（S04）; 在改变数字数据的较低（K + 1）位的同时，产生与数字数据对应的灯信号（S05）; 将感测图像信号的电压电平与灯信号和补偿值的和进行比较（S06）; 当灯信号和补偿值的总和等于感测图像信号的电压电平时，确定数字数据的较低K位的值（S07）; 并根据较低（K + 1）比特的最高有效2比特值调整数字数据的上（N-K）比特的值（S08）。
-
公开(公告)号：KR1020080043141A
公开(公告)日：2008-05-16
申请号：KR1020060111798
申请日：2006-11-13
Applicant: 삼성전자주식회사
CPC classification number: H04N5/3575 , H04N3/155 , H04N5/3698 , H04N5/374 , H04N5/37455 , H04N5/378
Abstract: A digital double sampling method, a CMOS(Complementary Metal Oxide Semiconductor) image sensor for performing the same and a digital camera including the same are provided to enable a counter to perform a function of an up-down counter by using 2 complement and achieve low gate count and low power consumption. Initialization of a pixel array unit is performed by a control signal of a timing controller(S1). By activating the control signal and clock signal of the timing controller, an analog signal by the initialization of the pixel array unit is converted into a digital signal(S2). A counter inverts the digital signal by a control signal of the timing controller(S3). The pixel array unit receives external image information and outputs an analog signal(S4). Dsig is a digital signal converted from the analog signal by the external image information of the pixel array unit. The counter activates the clock signal of the timing controller to calculate Dsig- digital signal(S5).
Abstract translation: 提供数字双取样方法，用于执行该数字双重采样方法的CMOS（互补金属氧化物半导体）图像传感器和包括该数字双重采样方法的数字照相机，以使计数器能够通过使用2个补码来执行升降计数器的功能，并实现低 门数和低功耗。 像素阵列单元的初始化由定时控制器的控制信号执行（S1）。 通过激活定时控制器的控制信号和时钟信号，通过像素阵列单元的初始化将模拟信号转换成数字信号（S2）。 计数器通过定时控制器的控制信号来反转数字信号（S3）。 像素阵列单元接收外部图像信息并输出模拟信号（S4）。 Dsig是通过像素阵列单元的外部图像信息从模拟信号转换的数字信号。 计数器激活定时控制器的时钟信号，以计算Dsig数字信号（S5）。
-
公开(公告)号：KR1020080041912A
公开(公告)日：2008-05-14
申请号：KR1020060110119
申请日：2006-11-08
Applicant: 삼성전자주식회사
IPC: H01L27/146 , H04N5/3745
CPC classification number: H01L27/14689 , H01L27/14609 , H04N5/374
Abstract: A pixel circuit of a CMOS image sensor is provided to eliminate an additional mask or an additional process by performing simultaneously a process for forming an upper electrode of a variable capacitor and a process for forming a gate electrode of a transistor. A second conductive type photodiode region is formed on a first conductive type substrate. A transfer gate is formed on the first conductive type substrate. A floating diffusion layer is positioned adjacently to the second conductive type photodiode region. A dielectric layer and a capacitor electrode are laminated on the second conductive type photodiode region. The capacitor electrode is formed to cover an entire surface of the second conductive type photodiode region or a partial surface of the second conductive type photodiode region.
Abstract translation: 提供CMOS图像传感器的像素电路以通过同时执行用于形成可变电容器的上电极的处理和用于形成晶体管的栅电极的工艺来消除附加掩模或附加处理。 在第一导电型基板上形成第二导电型光电二极管区域。 在第一导电型基板上形成转移门。 浮动扩散层与第二导电型光电二极管区域相邻。 电介质层和电容电极层叠在第二导电型光电二极管区域上。 电容器电极形成为覆盖第二导电型光电二极管区域的整个表面或第二导电型光电二极管区域的部分表面。
-
Patent Agency Ranking
公开(公告)号：KR1020070023218A
公开(公告)日：2007-02-28
申请号：KR1020050077532
申请日：2005-08-23
Applicant: 삼성전자주식회사
CPC classification number: H04N5/3742 , H04N5/3575 , H04N5/378
Abstract: 화질 개선을 위하여 자동 교정된 램프 신호를 이용한 이미지 센서 및 방법이 개시된다. 상기 이미지 센서에서는, 램프 신호 생성부가 디지털 목표 코드와 기준 코드를 비교하여 그 비교 결과에 따라 램프 신호를 생성하고, 생성된 램프 신호(VRAMP)를 메인 단일 기울기 ADC 내의 CDS 회로 어레이와 상기 램프 신호 생성부 내의 단일 기울기 ADC로 동시에 피드백한다. 상기 피드백된 램프 신호는 아날로그 기준 전압들에 대응되는 상기 디지털 기준 코드가 후속 프로세서로부터 피드백된 상기 디지털 목표 코드와 일치하는 방향으로 지속적인 교정이 이루어진다. 이와 같이 생성되는 램프 신호는 4 컬러 채널별 또는 2 채널씩 각각 콘트롤되는 아날로그 게인에 따라 각 컬러에 적응적으로 교정되어 공급된다.
-
公开(公告)号：KR100585061B1
公开(公告)日：2006-06-01
申请号：KR1019990021149
申请日：1999-06-08
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H03K17/00
Abstract: 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버가 개시된다. 본 발명에 따른 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버는, 외부와 연결되는 N개의 입력 단자들, 접지 라인 및 전원 전압 라인이 각각 공통으로 연결되고, N개의 입력 단자를 통하여 인가되는 소정의 데이타들에 의해 스위칭되는 N개의 출력 드라이버 셀, 및 N개의 입력 단자와 N개의 출력 드라이버 셀 사이에 연결되어 출력 드라이버 셀의 각 스위칭 시간을 서로 다르게 조정하는 버퍼부를 포함하고, 버퍼부는 스위칭 동작 시에 서로 다른 지연 시간을 갖도록 각 N개의 입력 단자와 각 N개의 출력 드라이버 셀 사이에 서로 다른 수의 지연 버퍼들이 순차적으로 삽입되는 것을 특징으로 하고, N개의 출력 드라이버 셀이 동시에 스위칭되는 경우에 각각의 스위칭 시간을 서로 달리함으로써 동시적인 스위칭 전류를 줄일 수 있을 뿐 만 아니라, 이로 인한 바운싱 노이즈 및 EMI현상을 억제할 수 있다는 효과가 있다.
-
公开(公告)号：KR100245815B1
公开(公告)日：2000-03-02
申请号：KR1019970003465
申请日：1997-02-05
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H01L21/28
Abstract: 반도체 장치의 정전기 보호소자에 관하여 개시한다. 본 발명은 반도체 기판과, 반도체 기판에 형성된 제 1 도전형의 웰을 포함한다. 또한 본 발명은 제 1 도전형의 웰 내에 형성된 제 2 도전형의 플러그와, 반도체 기판의 제 2 도전형의 플러그 내의 표면 근방에 형성되고 입출력 패드에 연결된 고농도의 제 1 도전형의 제 1 불순물영역과, 제 1 도전형의 웰 내의 플러그 일측방의 표면 근방에 형성되고 입출력패드에 연결된 고농도의 제 2 도전형의 제 1 불순물영역과, 제 1 도전형의 웰 내의 플러그의 타측방의 표면 근방에 형성되고 접지에 연결된 고농도의 제 2 도전형의 제 2 불순물영역과, 제 1 도전형의 제 1 불순물영역과 제 2 도전형의 제 2 불순물영역의 사이의 플러그와 웰의 접합부분에 형성된 고농도의 제 2 도전형의 제 3 불순물영역과, 제 1 도전형의 웰 내의 제 2 도전형의 제 2 불순물영역의 일측방의 표면 근방에 형성되고 접지에 연결된 고농도의 제 1 도전형의 제 2 불순물영역을 � �함하는 것을 특징으로 한다.
-
公开(公告)号：KR100220384B1
公开(公告)日：1999-09-15
申请号：KR1019960047499
申请日：1996-10-22
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: H01L27/06
Abstract: 여기에 개시된 정전기 보호 소자는 N 채널 MOS 트랜지스터 소자들로 구성된다. 상기 MOS 트랜지스터들의 드레인들은 제1 전원 전압에 공통으로 연결되고, 상기 MOS 트랜지스터들의 소오스들과 웰 콘택들은 제2 전원 전압에 공통으로 연결된다. 저항 영역이 상기 제2 전원 전압과 상기 웰 콘택들 사이에 형성되고, 상기 소오스들은 제2 전원 전압에 직접 연결된다.
-
公开(公告)号：KR1019990061325A
公开(公告)日：1999-07-26
申请号：KR1019970081583
申请日：1997-12-31
Applicant: 삼성전자주식회사
Inventor： 함석헌
IPC: G11C11/24
Abstract: 본 발명은 클럭 라인 레이아웃 방법을 공개한다. 그 방법은 클럭 신호 입력라인을 통하여 클럭 신호를 입력하는 클럭 발생기, 및 클럭 발생기로 부터의 클럭 신호를 입력하는 복수개의 기능성 블록들을 구비한 시스템의 클럭 회로 레이아웃 방법에 있어서, 클럭 발생기를 시스템의 중앙에 배치하고, 클럭 발생기로 부터 상기 복수개의 기능성 블록들로 연결되는 클럭 신호 라인들을 방사형으로 형성하고, 상기 클럭 신호 라인들을 짧고 굵게 형성한다. 따라서, 클럭 신호의 링잉을 감소하고 EMI레벨을 감소할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.026 seconds)
