-
公开(公告)号：KR101735187B1
公开(公告)日：2017-05-15
申请号：KR1020150093780
申请日：2015-06-30
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/316
CPC classification number: H01L45/146 , H01L27/2463 , H01L45/08 , H01L45/10 , H01L45/1233 , H01L45/1253 , H01L45/1616 , H01L45/1625 , H01L45/1633
Abstract: 본발명은, 가변저항체, 이를이용한비휘발성메모리소자및 이들의제조방법에관한것이다. 본발명의일 실시예에따르면, 타이타늄(Ti)의제 1 전극; 쇼트키장벽층을형성하기위한제 2 전극; 상기제 1 전극과상기제 2 전극사이에, 산소결핍하프늄산화막(HfO, 0
Abstract translation: 可变电阻器，使用该可变电阻器的非易失性存储器件及其制造方法技术领域本发明涉 根据本发明的实施例，提供了一种等离子体显示面板，包括：由钛（Ti）制成的第一电极; 用于形成肖特基势垒层的第二电极; 所述第一电极和所述第二电极，所述氧不足型的氧化铪膜之间（HFO，0
-
公开(公告)号：KR1020170036838A
公开(公告)日：2017-04-03
申请号：KR1020150132080
申请日：2015-09-18
Applicant: 서울대학교산학협력단
Inventor： 황철성
IPC: H01L27/108 , H01L21/31
CPC classification number: H01L27/10808 , H01L27/10855
Abstract: 본발명의실시예들은커패시터를포함하는반도체메모리소자및 이의제조방법에관한것이다. 일실시예에따른반도체메모리소자의상기커패시터는, 스위칭소자에전기적으로연결되어기판의상부표면에노출되고, 상기기판에평행한제 1 방향및 상기제 1 방향과다른제 2 방향으로배열복수의콘택들; 상기기판상에서상기복수의콘택들중 상기제 1 방향으로인접하는콘택들사이에형성되고, 소정의두께를갖고상기제 2 방향으로소정의폭을갖도록형성되며, 상기기판의수직방향으로신장된몰드절연체들; 상기몰드절연체들각각의제 1 방향에수직하는측벽상에제공되어지지되고상기복수의콘택들에각각전기적으로연결되는수직평판구조의하부전극들; 상기하부전극들상에형성되는유전막; 및상기유전막상에형성되는상부전극을포함한다.
-
公开(公告)号：KR101540881B1
公开(公告)日：2015-08-06
申请号：KR1020140030845
申请日：2014-03-17
Applicant: 서울대학교산학협력단
IPC: H01L21/205 , C23C16/455
Abstract: 원자층증착법으로증착하여단차피복성이향상된루세늄박막을증착하기위해서본 발명의실시예에따른루세늄박막증착방법은온도가 140℃내지 170℃인기판상에루세늄전구체를공급하는제 1 단계; 상기루세늄전구체를퍼지시키는불활성기체를공급하는제 2 단계; 상기루세늄전구체를환원시키는기체를공급하는제 3 단계; 및상기기판상에증착후 남은상기루세늄전구체를퍼지시키는퍼지가스를공급하는제 4 단계를포함할수 있다.
Abstract translation: 为了通过原子层沉积法沉积具有改善的台阶覆盖率的钌薄膜，本发明实施例的沉积钌薄膜的方法可包括：将钌前体供应到 其温度在140-170℃的范围内; 提供清洗钌前体的惰性气体的第二步骤; 提供还原钌前体的气体的第三步骤; 以及第四步骤，在沉积在基底上之后，提供净化钌前体的清洗气体。
-
公开(公告)号：KR1020130092001A
公开(公告)日：2013-08-20
申请号：KR1020120013423
申请日：2012-02-09
Applicant: 서울대학교산학협력단
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L28/40 , H01L21/02186 , H01L21/022 , H01L21/0228 , H01L21/3115 , H01L28/91
Abstract: PURPOSE: A capacitor for a semiconductor device and a method for fabricating the same are provided to reduce leakage current by using a double-layered dielectric including a first titanium oxide layer doped with aluminum and a second titanium oxide layer. CONSTITUTION: A first electrode (110) is formed on a substrate. A first titanium oxide layer (120) doped with aluminum is formed on the first electrode. A second titanium oxide layer (123) is formed on the first titanium oxide layer. The crystallinity of the second titanium oxide layer is higher than the crystallinity of the first titanium oxide layer. A second electrode (140) is formed on the second titanium oxide layer.
Abstract translation: 目的：提供一种用于半导体器件的电容器及其制造方法，以通过使用包含掺杂有铝和第二氧化钛层的第一氧化钛层的双层电介质来减少泄漏电流。 构成：在基板上形成第一电极（110）。 在第一电极上形成掺杂有铝的第一氧化钛层（120）。 在第一氧化钛层上形成第二氧化钛层（123）。 第二氧化钛层的结晶度高于第一氧化钛层的结晶度。 第二电极（140）形成在第二氧化钛层上。
-
公开(公告)号：KR101264533B1
公开(公告)日：2013-05-14
申请号：KR1020110072779
申请日：2011-07-22
Applicant: 서울대학교산학협력단
IPC: H01L21/8247 , H01L27/115
Abstract: 본발명의실시예들은상변화메모리소자및 이의제조방법에관한것이다. 일실시예에따른상변화메모리소자의제조방법은, 기판상에콘택홀을포함하는층간절연막을형성하는단계; 상기층간절연막의상기콘택홀을채우도록, 상기층간절연막상에상변화재료층및 버퍼층을교번시켜적층함으로써, 적층된층 구조내에상기상변화재료층과상기버퍼층사이의접촉계면을적어도하나이상형성하는단계; 및상기적층된층 구조를열처리하여, 상기콘택홀 내로상기상변화재료층을리플로우시키는단계를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020120136963A
公开(公告)日：2012-12-20
申请号：KR1020110056207
申请日：2011-06-10
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/04 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144
Abstract: PURPOSE: A three dimensional non-volatile memory device and a manufacturing method thereof are provided to implement high integration by defining a memory cell by crossing a plurality of conductive lines and a plurality of conductive flat boards. CONSTITUTION: A plurality of conductive lines(BL11-BL13, BL21-BL23) are separated from each other in parallel. A plurality of conductive flat boards are separated from each other in parallel while crossing the plurality of conductive lines. A nonvolatile information trapping layer pattern(SM) is arranged between cross-regions of the plurality of conductive lines and the plurality of conductive flat boards. A selection diode layer pattern(DI) is serially connected with the nonvolatile information trapping layer pattern between the cross-regions.
Abstract translation: 目的：提供一种三维非易失性存储器件及其制造方法，以通过使多个导电线和多个导电平板交叉来限定存储单元来实现高集成度。 构成：多条导线（BL11-BL13，BL21-BL23）彼此平行分离。 多个导电平板在与多条导线交叉的同时彼此分离。 非易失性信息捕获层图案（SM）被布置在多个导电线和多个导电平板之间的交叉区域之间。 选择二极管层图案（DI）与交叉区域之间的非易失性信息捕获层图案串联连接。
-
公开(公告)号：KR101060606B1
公开(公告)日：2011-08-31
申请号：KR1020080081657
申请日：2008-08-21
Applicant: 서울대학교산학협력단
Abstract: 박막증착장치와 이를 이용한 박막증착방법이 개시된다. 챔버는 내부에 수용부가 형성되며, 챔버의 내표면에는 하프늄 산화물이 형성되도록 한다. 서셉터는 챔버의 내부에 설치되며, 기판이 안착된다. 가스 분사장치는 서셉터의 상부에 설치되며, 챔버 내부로 가스를 공급한다. 본 발명에 따르면, GST는 하프늄 산화물 상에서 거의 증착되지 않으므로 하프늄 산화물이 형성된 챔버 내표면에 GST 박막이 증착되지 않게 된다. 따라서 원하지 않는 박막이 챔버 내표면에 증착되어 발생하는 박리현상이 발생하지 않게 된다.
박리, 챔버실드, GST, 세정-
公开(公告)号：KR101034838B1
公开(公告)日：2011-05-17
申请号：KR1020090121205
申请日：2009-12-08
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/04 , G11C13/0004 , H01L45/1233 , H01L45/16
Abstract: PURPOSE: A high-speed switching resistance change recording device and a resistance change recording device switching method are provided to reduce the thermal loss of an electrode by switching a resistance change layer near an interface between a p type resistance change layer and an n type resistance change layer. CONSTITUTION: A resistance change layer includes a p type resistance layer and an n type resistance change layer which are successively laminated on a bottom electrode. A filament that is a conducting path is formed in the resistance change layer. The p type resistance change layer is made of NiO. The n type resistance change layer is made of TiO2. A top electrode is formed on the resistance change layer.
Abstract translation: 目的：提供高速开关电阻变化记录装置和电阻变化记录装置切换方法，以通过切换ap型电阻变化层和n型电阻变化之间的界面附近的电阻变化层来减少电极的热损失 层。 构成：电阻变化层包括依次层压在底部电极上的p型电阻层和n型电阻变化层。 作为导电路径的灯丝形成在电阻变化层中。 p型电阻变化层由NiO制成。 n型电阻变化层由TiO2制成。 上电极形成在电阻变化层上。
-
公开(公告)号：KR1020100131706A
公开(公告)日：2010-12-16
申请号：KR1020090050432
申请日：2009-06-08
Applicant: 서울대학교산학협력단
Inventor： 황철성
IPC: H01L21/3205 , H01L21/28
CPC classification number: H01L27/10855 , H01L21/28556 , H01L21/31111 , H01L21/3212
Abstract: PURPOSE: A method for uniformly forming a storage node in a semiconductor device is provided to reduce the error of a storage node by determining a wet etch process instead of a photolithography process and an etch process. CONSTITUTION: A first insulating layer(520) formed on a semiconductor substrate(510) is etched to form a storage node contact hole. A first conductive material is buried into a node contact hole to form a storage node contact plug. A second insulating layer(540) is formed on the first insulating layer by including storage node contact plug. A protective film(550) is formed on the second insulating layer. A first hole having x with by etching the protective film and the second insulating layer.
Abstract translation: 目的：提供一种用于在半导体器件中均匀形成存储节点的方法，以通过确定湿蚀刻工艺而不是光刻工艺和蚀刻工艺来减少存储节点的误差。 构成：形成在半导体衬底（510）上的第一绝缘层（520）被蚀刻以形成存储节点接触孔。 将第一导电材料埋入节点接触孔中以形成存储节点接触插塞。 通过包括存储节点接触插塞，在第一绝缘层上形成第二绝缘层（540）。 在第二绝缘层上形成保护膜（550）。 通过蚀刻保护膜和第二绝缘层的具有x的第一孔。
-
公开(公告)号：KR101000280B1
公开(公告)日：2010-12-10
申请号：KR1020090023350
申请日：2009-03-19
Applicant: 서울대학교산학협력단
Abstract: 본 발명은 간단한 공정으로 높은 커패시턴스 값을 얻을 수 있는 커패시터 및 그 제조방법에 관한 것이다. 본 발명에 따른 커패시터는 상면과 하면 사이를 관통하는 복수의 관통홀이 형성되어 있는 기판과 복수의 관통홀의 내측면 상에 순차적으로 적층된 하부전극, 유전막 및 상부전극을 구비한다.
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.032 seconds)
