-
-
-
公开(公告)号：KR1020140077689A
公开(公告)日：2014-06-24
申请号：KR1020120146761
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: H04L12/857 , H04L29/02
CPC classification number: H04L69/324 , H04L47/125 , H04L47/29
Abstract: The present invention relates to a MAC architecture for multi-radio transmission using a cloud concept, and more specifically, to a method for implementing a MAC architecture for multi-radio transmission by using a cloud concept to effectively manage the MAC resources in a multi-RATs system. Accordingly, the system structure can effectively address the coexistence problems which can be generated between multi-radio transmission technologies.
Abstract translation: 本发明涉及使用云概念的多无线电传输的MAC架构，更具体地，涉及一种通过使用云概念来实现多无线电传输的MAC架构来有效管理多媒体传输的MAC资源的方法， RAT系统。 因此，系统结构可以有效地解决多无线电传输技术之间可以产生的共存问题。
-
公开(公告)号：KR1020000037705A
公开(公告)日：2000-07-05
申请号：KR1019980052354
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04N19/94
CPC classification number: H04N19/51 , H04N19/103 , H04N19/176 , H04N19/423
Abstract: PURPOSE: An apparatus for estimating motion for a low rate video codec is provided to reduce hardware requirement such as an address generator and a controller, and to decrease the memory bandwidth of the entire system. CONSTITUTION: An apparatus for estimating motion for a low rate video codec includes a reference block, a local memory(100), an inter/intra determination information provider(120), a motion vector estimator(136), and a controller(130). The reference block corresponds to a macro block of the video memory. The local memory(100) stores a block data(102). The inter/intra determination information provider(120) averages the data from the local memory and sums the differences between each pixel and the averaged value. The controller(130) controls the address for I/O of the local memory, the address for manipulation of the local sums of the motion vector estimator, and the address for generating the vector according to a state counter and a state controller(131).
Abstract translation: 目的：提供一种用于估计低速率视频编解码器的运动的装置，以减少诸如地址发生器和控制器的硬件需求，并降低整个系统的存储器带宽。 构成：用于估计低速率视频编解码器的运动的装置包括参考块，本地存储器（100），帧间/帧内确定信息提供器（120），运动矢量估计器（136）和控制器（130） 。 参考块对应于视频存储器的宏块。 本地存储器（100）存储块数据（102）。 帧间/帧内确定信息提供器（120）对来自本地存储器的数据进行平均，并且将每个像素与平均值之间的差值相加。 控制器（130）根据状态计数器和状态控制器（131）控制本地存储器的I / O的地址，用于操纵运动矢量估计器的本地和的地址和用于生成矢量的地址， 。
-
公开(公告)号：KR1019980045888A
公开(公告)日：1998-09-15
申请号：KR1019960064133
申请日：1996-12-11
Applicant: 한국전자통신연구원
IPC: H03M7/30
Abstract: 본 발명은 비디오 신호의 압축과 복원에 대한 국제 표준인 H.263의 양자화 알고리즘을 이용하여 VLSI로 구현하는 양자화기 구조에 관한 것이다.
H.263의 양자화 알고리즘을 3비트 부스 인코더를 이용한 승산기로 구현할 때에 승산기의 입력되는 DCT 계수 데이터는 절대 값과 뺄셈 연산을 하는 복잡한 전처리 단계가 있다.
본 발명은 상기의 문제점을 해결하기 위한 첫 단계로 입력되는 DCT 계수를 항상 음수가 되도록 하여 뺄셈 연산을 한 다음 승산기 회로로의 입력은 양수가 되도록 하는 방법으로 전처리 단계를 간소화 하였다. 따라서, 승산을 위한 전처리 단계를 간소화 하였으며, 승산 결과의 부호화 계산 결과의 넘침(Overflow) 등의 승산결과 후 처리 또한 간소화 할 수 있는 양자화기에 관해 개시된다.-
Patent Agency Ranking
公开(公告)号：KR1019970049420A
公开(公告)日：1997-07-29
申请号：KR1019950052641
申请日：1995-12-20
Applicant: 한국전자통신연구원
IPC: G06F5/01
Abstract: 본 발명은 듀얼 포트 메모리를 사용하여 영상의 압축복원 표준 알고리즘으로 사용되는 JPEG, MPEG등에서 주파수 영역으로 변환된 8×8 블럭의 데이타를 압축 코딩하기에 앞서 지그재그 순서로 변환하거나 그 반대로 지그재그 순서로 복원된 데이타를 순차적으로 변환하는 기능을 제공하는 지그재그 순서 변환회로에 관한 것으로, JPEG, MPEG등에서 8×8블럭의 데이타를 지그재그 순서로 변환하거나 그 반대로 지그재그 순서로 된 데이타를 순차적으로 변환하는 기능을 제공하는 지그재그 순서 변환회로에 있어서, 64개의 워드를 저장할 수 있는 1개의 듀얼 포트 메모리와; 상기 듀얼 포트 메모리에 연결되어 상기 메모리의 데이타를 엑세스하기 위한 순차 어드레스 값을 발생하는 순차 어드레스 발생기와; 순차적으로 입력되는 데이타를 지그재그 순으로 얻기 위해 상기 데이타를 지그재그 어드레스를 인가하는 지그재그 어드레스 발생기를 포함하여 구성되어, 듀얼 포트 메모리를 사용함에 따라 멀티플렉서가 불필요하게 되어 공간 및 자원 면에서 간단한 구조를 갖을 수 있으며, 종래 보다 훨씬 빠르게 지그재그 변환을 행할 수 있을 뿐만 아니라 고정된 시점에서 변환된 데이타를 얻을 수 있었던 것에 비하여 읽기 어드레스를 인가하는 시점을 조정함으로써 쉽게 지연 시간을 조정할 수 있으며, 또한 메모리를 사용하여 데이타를 저장하므로 전력 소모면에서도 유리하다.
-
-
-
-
-
-
Search Results
86
records
(took 0.022 seconds)
