公开(公告)号：KR101807122B1

公开(公告)日：2018-01-10

申请号：KR1020150124459

申请日：2015-09-02

Applicant: 현대자동차주식회사

Inventor： 정영균 ,  박정희 ,  천대환 ,  이종석

IPC: H01L29/10 ,  H01L21/04 ,  H01L29/423 ,  H01L29/66

CPC classification number: H01L29/66734 ,  H01L21/0465 ,  H01L21/047 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236

Abstract: 본발명의일 실시예에따른반도체소자의제조방법은 n+형탄화규소기판의제1면에 n-형에피층및 n+형영역을순차적으로형성하는단계, 상기 n+형영역위에제1 마스크패턴을형성한후, 상기제1 마스크패턴을마스크로하여상기 n-형에피층및 상기 n+형영역을식각하여복수의제1 트렌치및 복수의제2 트렌치를형성하는단계, 상기복수의제1 트렌치내에제1 감광막패턴을형성한후, 상기제1 감광막패턴을마스크로하여상기제1 마스크패턴을식각하여홈을형성하는단계, 상기제1 감광막패턴을제거한후, 상기홈이형성된상기제1 마스크패턴을마스크로하여상기복수의제2 트렌치내에 p 이온을주입하여 p형영역을형성하는단계, 상기홈이형성된상기제1 마스크패턴을제거한후, 복수의제1 트렌치내에게이트절연막을형성하는단계, 상기게이트절연막위에게이트전극을형성하는단계, 상기게이트전극위에보호막을형성하는단계, 상기복수의제2 트렌치내에소스전극을형성하는단계, 그리고상기 n+형탄화규소기판의상기제1면에대해반대측인제2면에드레인전극을형성하는단계를포함한다.

Abstract translation: 一种用于根据本发明的一个实施例的制造半导体器件的方法包括：顺序地形成皮层和在n +型碳化硅衬底的第一表面上的n型的n +型区域的工序;在第一掩模图案，所述n +型区域 据后形成，在第一掩模图案，使用掩模，蚀刻在n型形成多个第一沟槽和多个第二沟槽，所述第一多个沟槽的皮质和n +型区的步骤 通过使用第一光致抗蚀剂图案作为掩模来蚀刻第一光致抗蚀剂图案以形成凹槽来形成第一光致抗蚀剂图案;去除第一光致抗蚀剂图案; 通过将p离子注入到多个第二沟槽中作为掩模来形成p型区域，去除具有沟槽的第一掩模图案，并且在多个第一沟槽中形成栅极绝缘膜， 在栅极绝缘膜上形成栅电极的步骤; 在所述栅电极上形成保护膜，在所述多个第二沟槽中形成源电极，以及在所述n +型碳化硅衬底的与所述第一表面相对的两侧上形成漏电极， 它包括。

公开(公告)号：KR101786668B1

公开(公告)日：2017-10-18

申请号：KR1020150178098

申请日：2015-12-14

Applicant: 현대자동차주식회사

Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L29/66 ,  H01L21/265 ,  H01L29/739

CPC classification number: H01L29/7806 ,  H01L21/047 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813

Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 코너를감싸는 p형영역, 상기 p형영역과상기제1 트렌치및 상기제2 트렌치사이의상기 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기소스전극은상기제1 트렌치의하부에위치하는상기 n- 형에피층과접촉한다.

公开(公告)号：KR101786664B1

公开(公告)日：2017-10-18

申请号：KR1020150177102

申请日：2015-12-11

Applicant: 현대자동차주식회사

Inventor： 천대환 ,  정영균 ,  주낙용 ,  박정희 ,  이종석

IPC: H01L29/10 ,  H01L29/16 ,  H01L21/02 ,  H01L29/66 ,  H01L29/47 ,  H01L29/423 ,  H01L21/265

CPC classification number: H01L29/7805 ,  H01L21/047 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7806 ,  H01L29/7813

Abstract: 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하는트렌치, 상기 n- 형에피층에위치하며, 상기트렌치의측면에위치하는 n+ 형영역및 제1 p형영역, 상기 n- 형에피층에위치하며, 상기제1 p형영역과이격되어있는복수의제2 p형영역, 상기트렌치에위치하는제1 게이트전극및 상기제1 게이트전극으로부터연장되어있는복수의제2 게이트전극을포함하는게이트전극, 상기게이트전극위에상기게이트전극과절연되어위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기복수의제2 p형영역을서로이격되어있고, 상기소스전극은상기복수의제2 p형영역및 상기복수의제2 p형영역사이에위치하는상기 n- 형에피층과접촉한다.

公开(公告)号：KR1020170064948A

公开(公告)日：2017-06-12

申请号：KR1020150171002

申请日：2015-12-02

Applicant: 현대자동차주식회사

Inventor： 박정희 ,  정영균 ,  주낙용 ,  이종석 ,  천대환

IPC: H01L29/872 ,  H01L29/47 ,  H01L29/66 ,  H01L29/16 ,  H01L21/02 ,  H01L27/108

Abstract: 본발명의실시예에따른쇼트키배리어다이오드는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며, 서로이격되어있는제1 종단트렌치, 제2 종단트렌치, 복수의통전트렌치및 정렬키트렌치, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기복수의통전트렌치아래에각각위치하는 p 영역, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기정렬키트렌치에위치하는절연막, 상기복수의통전트렌치및 상기 n- 형에피층위에위치하는쇼트키전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기복수의통전트렌치는상기제1 종단트렌치및 상기제2 종단트렌치사이에위치하고, 상기제1 종단트렌치, 상기제2 종단트렌치및 상기복수의통전트렌치의깊이는동일하고, 상기정렬키트렌치의깊이는상기제1 종단트렌치의깊이보다깊다.

Abstract translation: 根据本发明的一个实施例的肖特基势垒二极管位于在皮质皮质，在n型的n型，其位于在n +型碳化硅衬底，其彼此间隔开的第一末端沟道的第一表面，所述 2终止沟槽，多个导电沟槽和排序键沟槽，所述第一终端沟槽，所述第二终止沟槽和所述p-区，其中所述第一终止沟槽，分别位于所述多个导电沟槽的下面，所述第二终止沟槽和 其形成在其中位于排序键沟槽，多个通电沟槽和n-型的绝缘膜的皮层，并且包括设置在n +型碳化硅衬底的第二表面上的漏电极，并且所述多个肖特基电极 uitong前沟槽是在第一端沟槽和所述第二端定位在所述沟槽，其中，所述第一终止沟槽之间，所述第二终止沟槽和所述对准键沟槽的深度等于所述多个激励所述沟槽的深度，并且是 第一个末端沟槽 比深。

公开(公告)号：KR1020160092866A

公开(公告)日：2016-08-05

申请号：KR1020150013801

申请日：2015-01-28

Applicant: 현대자동차주식회사

Inventor： 박정희 ,  이종석 ,  강수빈 ,  노현우 ,  천대환 ,  홍경국 ,  정영균

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/7812 ,  H01L29/7848

Abstract: 반도체소자및 그제조방법이개시된다. 본발명의하나또는다수의실시예에따른반도체소자는기판; 상기기판의제1면에배치되는 n-형에피층; 상기 n-형에피층위에차례로배치되는 p형영역및 p+형영역; 상기 p+형영역및 p형영역의일부에배치되는 n+형영역; 상기 n+형영역, p형영역및 p+형영역을관통하고, 상기 n-형에피층에배치되는트렌치; 상기트렌치내에배치되는게이트절연막; 상기게이트절연막위에배치되는게이트전극; 상기게이트전극위에배치되는산화막; 상기 p+형영역, n+형영역및 산화막위에배치되는소스전극; 및상기기판의제2면에배치되는드레인전극을포함하고, 상기게이트전극은중앙부가개구된형상으로이루어진다. 본발명의하나또는다수의실시예에따른반도체소자의제조방법은기판의제1면에에피택셜성장으로 n-형에피층을형성하는단계; 상기 n-형에피층위에제1 이온주입으로 p형영역을형성하고, 상기 p형영역위에제2 이온주입으로 p+형영역을형성하는단계; 상기 p+형영역및 p형영역의일부에제3 이온주입으로 n+형영역을형성하는단계; 상기 n+형영역, p형영역및 p+형영역을관통하고, 상기 n-형에피층위에배치되도록상기 n-형에피층의일부를식각하여트렌치를형성하는단계; 상기 p+형영역의상부, n+형영역의상부및 트렌치내에제1 절연층을형성하는단계; 상기제1 절연층위에게이트도전층을형성하는단계; 및상기제1 절연층및 게이트도전층을식각하여게이트절연막및 게이트전극을형성하는단계로이루어지며, 상기게이트전극은상기트렌치내부에위치한다.

Abstract translation: 本发明涉及能够提高功率半导体器件的电流密度的半导体器件及其制造方法。 半导体器件包括：衬底; 设置在所述基板的第一表面上的n +型外延层; p型区域和p ^ +型区域依次布置在n ^型外延层上; 设置在p +型区域和p型区域中的一些上的n +型区域; 设置在n ^型外延层上的沟槽; 设置在沟槽内的栅极绝缘层; 设置在所述栅极绝缘层上的栅电极; 设置在栅电极上的氧化膜; 设置在p +型区域上的源电极，n +型区域和氧化物膜; 以及设置在所述基板的第二表面上的漏电极。 栅电极的中心部分形成为开口形状。

公开(公告)号：KR1020160071902A

公开(公告)日：2016-06-22

申请号：KR1020140179660

申请日：2014-12-12

Applicant: 현대자동차주식회사

Inventor： 박정희 ,  이종석 ,  천대환 ,  홍경국 ,  정영균

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: 본발명은반도체소자에관한것으로, 구체적으로트렌치를식각할경우정렬오차를최소화할수 있는반도체소자및 그제조방법에관한것이다. 이를위해, 본발명의일 실시예에따른반도체소자의제조방법은탄화규소기판의일면에일정간격이격되게형성된복수의마스크패턴을포함하는하드마스크를배치하는단계; 상기하드마스크및 상기탄화규소기판의일측에제1 감광막을형성하는단계; 상기제1 감광막및 상기하드마스크를마스크로하여상기탄화규소기판을식각해서소스트렌치를형성하는단계; 상기제1 감광막을제거하고, 상기탄화규소기판의일부분및 상기소스트렌치에 p 베이스영역을형성하는단계; 상기소스트렌치및 상기하드마스크에제2 감광막을형성하는단계; 상기하드마스크및 제2 감광막을마스크로하여상기탄화규소기판을식각해서게이트트렌치를형성하는단계; 상기제2 감광막을제거하고, 상기소스트렌치내부에소스전극을형성하고, 상기게이트트렌치내부에게이트전극을형성하는단계; 및상기탄화규소기판의타면에드레인전극을형성하는단계를포함할수 있다.

Abstract translation: 半导体器件及其制造方法技术领域本发明涉及一种半导体器件及其制造方法，其特征在于，涉及一种半导体器件及其制造方法。 为此，根据本发明的实施例的半导体器件的制造方法可以包括：以规则的间隔布置形成在碳化硅衬底的一侧上的多个掩模图案的硬掩模的步骤; 在硬掩模和碳化硅衬底的一侧上形成第一敏感膜的步骤; 通过使用第一感光膜和硬掩模作为掩模蚀刻碳化硅衬底来形成源沟槽的步骤; 去除第一敏感膜并在碳化硅衬底和源沟槽的一部分上形成p基区的步骤; 在源沟槽和硬掩模上形成第二敏感膜的步骤; 通过使用硬掩模和第二敏感膜作为掩模蚀刻碳化硅衬底来形成栅极沟槽的步骤; 去除第二敏感膜的步骤，在源沟槽内部形成源电极，以及在栅极沟槽内部形成栅电极; 以及在碳化硅衬底的另一侧上形成漏电极的步骤。

公开(公告)号：KR101628105B1

公开(公告)日：2016-06-08

申请号：KR1020140157200

申请日：2014-11-12

Applicant: 현대자동차주식회사

Inventor： 천대환 ,  이종석 ,  박정희 ,  홍경국 ,  정영균

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16

Abstract: 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에배치되어있는 n-형에피층, 상기 n-형에피층위에배치되어있는 p형영역, 상기 p형영역을관통하고, 상기 n-형에피층에배치되어있는트렌치, 상기 p형영역위에배치되어있으며, 상기트렌치의양쪽에각각배치되어있는 p+형영역, 상기트렌치와상기 p형영역및 상기 p+형영역사이에배치되어있는 n+형영역, 상기트렌치내부에배치되어있는게이트전극, 상기게이트전극과상기트렌치의내부측면및 하부면사이에배치되어있는제1 게이트절연막, 상기제1 게이트절연막및 상기게이트전극위에배치되어있는제2 게이트절연막, 상기 n+형영역, 상기 p+형영역및 상기제2 게이트절연막위에배치되어있는소스전극, 그리고상기 n+형탄화규소기판의제2면에배치되어있는드레인전극을포함하고, 상기제2 게이트절연막의상부면은상기 n+형영역및 상기 p+형영역의상부면과동일선상에위치한다.

公开(公告)号：KR1020150031122A

公开(公告)日：2015-03-23

申请号：KR1020130110671

申请日：2013-09-13

Applicant: 현대자동차주식회사

Inventor： 정영균 ,  천대환 ,  홍경국 ,  이종석 ,  박정희

IPC: H01L21/336 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L29/66666 ,  H01L21/02104 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/42356 ,  H01L21/0465 ,  H01L21/31 ,  H01L21/76831 ,  H01L29/7802

Abstract: 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층, p형 에피층 및 n+ 영역을 차례로 형성하는 단계, n+ 영역 위에 버퍼층을 형성하는 단계, 버퍼층의 일부분 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 버퍼층을 식각하여 감광막 패턴 아래에 위치하고, n+ 영역의 일부분을 노출하는 버퍼층 패턴을 형성하는 단계, 노출된 n+ 영역 및 감광막 패턴 위에 n+ 영역 위에 위치하는 제1 부분 및 감광막 패턴 위에 위치하는 제2 부분을 포함하는 제1 금속층 및 제2 금속층을 차례로 형성하는 단계, 버퍼막 패턴, 감광막 패턴, 제1 금속층의 제2 부분 및 제2 금속층의 제2 부분을 제거하여 n+ 영역의 일부분을 노출하는 단계, 그리고 제1 금속층의 제1 부분 및 제2 금속층의 제1 부분을 마스크로 하여 노출 된 n+ 영역의 일부분을 식각하여 트렌치를 형성하는 단계를 포함하고, 트렌치는 n+ 영역 및 p 형 에피층을 관통하고, n- 형 에피층에 형성된다.

Abstract translation: 根据本发明的实施例，制造半导体器件的方法包括在n +型碳化硅衬底的第一表面上形成n型外延层，ap型外延层和n + epi区域的步骤， 订购; 在n +区上形成缓冲层的步骤; 在缓冲层的一部分上形成感光膜图案的步骤; 通过使用感光膜图案作为掩模蚀刻缓冲层，形成放置在感光膜图案下方并暴露一部分n +区域的缓冲层图案的步骤; 在曝光的n +区域和感光膜图案上形成第一和第二金属层的步骤，包括放置在n +区域上的第一部分和放置在感光膜图案上的第二部分; 通过去除缓冲层图案，感光膜图案，第一金属层的第二部分和第二金属层的第二部分来暴露n +区域的一部分的步骤; 以及通过使用第一金属层的第一部分和第二金属层的第一部分作为掩模来蚀刻暴露的n +区域的一部分来形成沟槽的步骤。 沟槽穿透n +区和p型外延层，并形成在n型外延层上。

公开(公告)号：KR101461886B1

公开(公告)日：2014-11-13

申请号：KR1020130108479

申请日：2013-09-10

Applicant: 현대자동차주식회사

Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66143

Abstract: 본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있고, 상부면, 하부면 및 상부면과 하부면을 연결하는 경사면을 포함하는 n- 형 에피층, n- 형 에피층의 경사면 위에 배치되어 있는 p 영역, n- 형 에피층 및 p 영역 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함한다.

Abstract translation: 根据本发明的实施例的肖特基势垒二极管包括n型外延层，其布置在n +型碳化硅衬底的第一表面上，并且包括上表面，下表面和倾斜表面， 上表面和下表面; 布置在n型外延层的倾斜表面上的p区; 形成在n型外延层和p区上的短键电极; 以及设置在n +型碳化硅衬底的第二表面上的欧姆电极。

公开(公告)号：KR1020140085144A

公开(公告)日：2014-07-07

申请号：KR1020120155379

申请日：2012-12-27

Applicant: 현대자동차주식회사

Inventor： 이종석 ,  홍경국 ,  천대환 ,  정영균

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/1608 ,  H01L29/6606

Abstract: A Schottky barrier diode according to an embodiment of the present invention comprises an n- type epitaxial layer disposed on a first surface of an n+ type silicon carbide substrate; a plurality of n type pillar regions disposed on a first portion of the first surface of the n+ type silicon carbide substrate; a p type region disposed inside an n- type epitaxial layer and extended in a direction perpendicular to the n type pillar region; a plurality of p+ regions disposed on the surface of the n- type epitaxial layer and spaced apart from the n type pillar region and the p type region; a Schottky electrode disposed on the n- epitaxial layer and the p+ region; and an ohmic electrode disposed on a second surface of the n+ type silicon carbide substrate. The p type region is disposed between the upper surface of the n type pillar region and the first surface of the n+ type silicon carbide substrate.

Abstract translation: 根据本发明实施例的肖特基势垒二极管包括设置在n +型碳化硅衬底的第一表面上的n型外延层; 设置在n +型碳化硅衬底的第一表面的第一部分上的多个n型柱状区域; p型区域，其设置在n型外延层的内部并且在垂直于n型支柱区域的方向上延伸; 多个p +区域，设置在n型外延层的表面上并与n型支柱区域和p型区域间隔开; 设置在n外延层和p +区上的肖特基电极; 以及设置在n +型碳化硅衬底的第二表面上的欧姆电极。 p型区域设置在n型支柱区域的上表面和n +型碳化硅衬底的第一表面之间。