-
公开(公告)号：KR1020090105704A
公开(公告)日：2009-10-07
申请号：KR1020080031324
申请日：2008-04-03
Applicant: 삼성전기주식회사
IPC: H05K1/16
CPC classification number: H05K3/4697 , H05K1/162 , H05K1/185
Abstract: PURPOSE: A capacitor embedded printed circuit board and a manufacturing method thereof are provided to obtain high dielectric characteristic due to a thermal process of a low temperature. CONSTITUTION: A base substrate(11) includes an internal circuit layer with a lower electrode(12a) and a circuit pattern. A dielectric layer(13a) made of the metal oxide with copper and an upper electrode(14a) are formed in a part of the lower electrode. An insulation resin layer(17) is stacked on the base substrate to bury the lower electrode, the dielectric layer and the upper electrode. An external circuit layer(18) is formed in the insulation resin layer.
Abstract translation: 目的：提供电容器嵌入式印刷电路板及其制造方法，以获得由于低温热处理而导致的高介电特性。 构成：基底（11）包括具有下电极（12a）和电路图案的内部电路层。 在下部电极的一部分中形成由具有铜的金属氧化物和上部电极（14a）构成的电介质层（13a）。 绝缘树脂层（17）层叠在基底基板上以埋设下电极，电介质层和上电极。 在绝缘树脂层中形成外部电路层（18）。
-
公开(公告)号：KR100826410B1
公开(公告)日：2008-04-29
申请号：KR1020060137583
申请日：2006-12-29
Applicant: 삼성전기주식회사
IPC: H01L27/108 , H01L21/8242
CPC classification number: H05K1/162 , H01G4/232 , H01G4/30 , H01G4/33 , H05K1/0231 , H05K1/185 , H05K3/4644 , H05K2201/0179 , H05K2201/09509 , H05K2201/09763 , H05K2201/09781
Abstract: A capacitor and a multi-layered board structure including the same are provided to minimize a rapid loss caused by reduction of a thickness of a dielectric layer by forming a floating electrode. A first electrode(12a) and a second electrode(12b) are connected to first polarity and second polarity, respectively. A dielectric layer(14a,14b) is formed between the first electrode and the second electrode. One or more floating electrode(15) includes a predetermined region on which the first and second electrodes are overlapped. The floating electrode is positioned in the inside of the dielectric layer. The floating electrode is arranged at the same distance from the first and second electrodes. The floating electrode is arranged in parallel to the first and second electrodes.
Abstract translation: 提供一种电容器和包括该电容器的多层板结构，以通过形成浮置电极来最小化由电介质层的厚度减小引起的快速损耗。 第一电极（12a）和第二电极（12b）分别连接到第一极性和第二极性。 在第一电极和第二电极之间形成介电层（14a，14b）。 一个或多个浮置电极（15）包括其上重叠有第一和第二电极的预定区域。 浮置电极位于电介质层的内部。 浮置电极配置成与第一和第二电极相同的距离。 浮置电极与第一和第二电极平行地布置。
-
公开(公告)号：KR100763342B1
公开(公告)日：2007-10-04
申请号：KR1020060079928
申请日：2006-08-23
Applicant: 삼성전기주식회사
IPC: H05K7/12
CPC classification number: H05K7/1402 , B23B29/04
Abstract: A jig and a detaching method of a small substrate by using the same are provided to minimize an error generated during a process by preventing a step from being generated when coupling the jig with the small substrate. A jig(40) for fixing a small substrate includes a body(44), a groove(41), and a through hole(43). The body(44) is flat. The groove(41) is formed in the body(44) by a predetermined depth. The through hole(43) is formed at the groove(41). The groove(41) has a shape of a polygon with buffering holes(42) of a predetermined depth at corners. A diameter of the through hole(43) gets smaller as it goes to the groove(41) from the bottom surface of the body(44).
Abstract translation: 提供一种通过使用该夹具和小型基板的拆卸方法，以通过防止在将夹具与小基板结合时防止产生台阶而最小化在加工过程中产生的误差。 用于固定小基板的夹具（40）包括主体（44），凹槽（41）和通孔（43）。 主体（44）是平的。 凹槽（41）在本体（44）中形成预定深度。 通孔（43）形成在凹槽（41）处。 凹槽（41）具有多边形的形状，其具有在拐角处具有预定深度的缓冲孔（42）。 当从主体（44）的底表面到达凹槽（41）时，通孔（43）的直径变小。
-
公开(公告)号：KR100714596B1
公开(公告)日：2007-05-07
申请号：KR1020050100857
申请日：2005-10-25
Applicant: 삼성전기주식회사
IPC: H01G2/06 , H01G4/005 , C09J183/00
Abstract: 본 발명에 따라, 다음 화학식 1을 갖는 실란 커플링제와 용매로 이루어지는 것을 특징으로 하는 임베디드 캐패시터용 접착 조성물이 제공된다.
[화학식 1]
SiX
3 Y
( 상기 식에서, X는 할로겐 원자, 탄소수가 1 내지 5개인 알킬기나 알콕시기로 이루어진 그룹으로부터 선택되고, Y는 탄소수가 1 내지 5개인 알킬기나 알콕시기, 비닐기, 알릴기, 시아노 알킬기, -(CH
2 )
m -NH-CO-NH
2 , -(CH
2 )
m -OC(CH
3 )=CH
2 , -(CH
2 )
m -NH
2 , -(CH
2 )
m -SH, -(CH
2 )
m -Cl, -(CH
2 )
m -N-(CH
2 )
n -NH
2 , 및 로 이루어진 그룹으로부터 선택되며, m 및 n은 1 내지 5의 정수이다.) 또한, 임베디드 캐패시터 상부 전극과 폴리머 기판 사이에 방청 처리 대신 염기 화합물로 처리한 다음, 접착 조성물을 코팅 처리함으로서 상부 전극과 폴리머 기판의 접착력을 향상시킨다.
임베디드 캐패시터, 접착 조성물, 실란 커플링제, 염기 화합물-
公开(公告)号：KR100649742B1
公开(公告)日：2006-11-27
申请号：KR1020050098498
申请日：2005-10-19
Applicant: 삼성전기주식회사
IPC: H05K1/16
Abstract: A PCB with a thin film capacitor and a manufacturing method thereof are provided to enhance an adhesive property between an upper substrate and a dielectric layer by forming a buffer layer between the dielectric layer and an upper electrode. A PCB(Printed Circuit Board) includes a lower electrode(33), an amorphous dielectric film(35), a buffer layer(36), a metal seed layer(37), and an upper electrode(39). The lower electrode is formed on an insulation substrate. The amorphous dielectric film is formed on the lower electrode by using an LTCC(Low Temperature Cofired Ceramic) process. The buffer layer is formed on the amorphous dielectric film. The metal seed layer is formed on the buffer layer. The upper electrode is formed on the metal seed layer.
Abstract translation: 提供一种具有薄膜电容器的PCB及其制造方法，以通过在介电层和上电极之间形成缓冲层来增强上基板和介电层之间的粘合性能。 PCB（印刷电路板）包括下电极（33），非晶电介质膜（35），缓冲层（36），金属种子层（37）和上电极（39）。 下电极形成在绝缘基板上。 通过使用LTCC（低温共烧陶瓷）工艺在下电极上形成非晶电介质膜。 缓冲层形成在非晶电介质膜上。 金属种子层形成在缓冲层上。 上电极形成在金属种子层上。
-
Patent Agency Ranking
公开(公告)号：KR100649736B1
公开(公告)日：2006-11-27
申请号：KR1020050096660
申请日：2005-10-13
Applicant: 삼성전기주식회사
IPC: H05K1/16
Abstract: A method for manufacturing a capacitor embedded PCB(Printed Circuit Board) is provided to improve the operation reliability of the PCB by patterning a dielectric material using laser. A ceramic dielectric film(30) is formed between first and second metal electrode layers(20,22). An insulation layer is formed on an upper layer. Laser is selectively illuminated on the dielectric film. The ceramic dielectric film is formed on the first metal electrode layer. The laser is illuminated on the ceramic dielectric film such that the ceramic dielectric film is selectively etched. The second metal electrode film is formed on the etched ceramic dielectric film.
Abstract translation: 提供一种用于制造电容器嵌入式PCB（印刷电路板）的方法，以通过使用激光对电介质材料进行图案化来提高PCB的操作可靠性。 陶瓷介电膜（30）形成在第一和第二金属电极层（20,22）之间。 绝缘层形成在上层上。 激光被选择性地照射在介电膜上。 陶瓷介电膜形成在第一金属电极层上。 激光照射在陶瓷电介质膜上，使得陶瓷电介质膜被选择性地蚀刻。 第二金属电极膜形成在蚀刻的陶瓷介电膜上。
-
公开(公告)号：KR100649685B1
公开(公告)日：2006-11-27
申请号：KR1020050076163
申请日：2005-08-19
Applicant: 삼성전기주식회사
IPC: H05K3/46
Abstract: A method for manufacturing a PCB(Printed Circuit Board) embedded capacitor using an atomic layer deposition process and the capacitor are provided to minimize damages to a dielectric film by successively forming Ru seed layers on an Al2O3 film using the ALD(Atomic Layer Deposition) process. A lower electrode is mounted inside a reaction chamber. An Al metal precursor is introduced inside the reaction chamber, such that the Al metal precursor is attached to the lower electrode. Oxide gas is supplied to oxidize the Al metal to form an Al2O3 dielectric film. An Ru source is supplied into the reaction chamber, such that an Ru metal seed layer is formed on the dielectric film. An upper electrode is formed on the Ru seed layer. The Al metal precursor is a TMA(Thin Film Micromirror).
Abstract translation: 提供使用原子层沉积工艺制造PCB（印刷电路板）嵌入电容器的方法以及电容器，以通过使用ALD（原子层沉积）工艺在Al 2 O 3膜上连续形成Ru种子层来最小化对电介质膜的损害 。 下电极安装在反应室内。 将Al金属前体引入反应室内部，使得Al金属前体附着到下电极。 提供氧化物气体以氧化Al金属以形成Al2O3电介质膜。 Ru源被提供到反应室中，使得Ru电介质膜上形成Ru金属种子层。 在Ru种子层上形成上电极。 Al金属前体是TMA（薄膜微镜）。
-
公开(公告)号：KR100649633B1
公开(公告)日：2006-11-27
申请号：KR1020050012483
申请日：2005-02-15
Applicant: 삼성전기주식회사
CPC classification number: C08L63/00 , C08J5/10 , C08J2363/00 , H01G4/206 , H05K1/162 , H05K2201/0209 , Y10T428/31511 , C08L2666/04 , C08L2666/24
Abstract: 본 발명은 접착력, 내열성 및 난연성이 우수한 임베디드 커패시터용 수지 조성물, 상기 수지 조성물을 포함하는 임베디드 커패시터용 세라믹/폴리머 복합재료, 이로부터 형성된 커패시터 층 및 인쇄회로기판에 관한 것으로, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 또는 이들의 조합으로 이루어진 군으로부터 선택되는 수지, 브롬 함량이 40중량% 이상인 브로미네이트 에폭시 수지 및 비스페놀 A 노볼락 에폭시 수지, 다기능성 에폭시 수지, 폴리이미드, 시아네이트 에스테르 및 이들의 조합으로 이루어진 군으로부터 선택되는 수지를 포함하여 구성되며, 박리 강도, Tg 및/또는 난연성이 우수한 임베디드 커패시터용 유전층 수지 조성물을 제공한다. 또한, 상기 조성물에 세라믹 필러가 첨가된 세라믹/폴리머 복합재료를 제공한다. 나아가, 상기 세라믹/폴리머 복합재료로 형성된 커패시터 및 이 커패시터를 포함하는 인쇄회로기판을 제공한다.
본 발명에 따르면, 박리 강도, Tg 및 난연성을 모두 만족시키는 임베디드 커패시터용 세라믹/폴리머 복합체를 얻을 수 있다.
비스페놀 A 에폭시 수지, 브로미네이트 에폭시 수지, 비스페놀 A 노볼락 에폭시 수지, 박리 강도, Tg, 난연성-
公开(公告)号：KR1020060091542A
公开(公告)日：2006-08-21
申请号：KR1020050012483
申请日：2005-02-15
Applicant: 삼성전기주식회사
CPC classification number: C08L63/00 , C08J5/10 , C08J2363/00 , H01G4/206 , H05K1/162 , H05K2201/0209 , Y10T428/31511 , C08L2666/04 , C08L2666/24
Abstract: 본 발명은 접착력, 내열성 및 난연성이 우수한 임베디드 커패시터용 수지 조성물, 상기 수지 조성물을 포함하는 임베디드 커패시터용 세라믹/폴리머 복합재료, 이로부터 형성된 커패시터 층 및 인쇄회로기판에 관한 것으로, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 또는 이들의 조합으로 이루어진 군으로부터 선택되는 수지, 브롬 함량이 40중량% 이상인 브로미네이트 에폭시 수지 및 비스페놀 A 노볼락 에폭시 수지, 다기능성 에폭시 수지, 폴리이미드, 시아네이트 에스테르 및 이들의 조합으로 이루어진 군으로부터 선택되는 수지를 포함하여 구성되며, 박리 강도, Tg 및/또는 난연성이 우수한 임베디드 커패시터용 유전층 수지 조성물을 제공한다. 또한, 상기 조성물에 세라믹 필러가 첨가된 세라믹/폴리머 복합재료를 제공한다. 나아가, 상기 세라믹/폴리머 복합재료로 형성된 커패시터 및 이 커패시터를 포함하는 인쇄회로기판을 제공한다.
본 발명에 따르면, 박리 강도, Tg 및 난연성을 모두 만족시키는 임베디드 커패시터용 세라믹/폴리머 복합체를 얻을 수 있다.
비스페놀 A 에폭시 수지, 브로미네이트 에폭시 수지, 비스페놀 A 노볼락 에폭시 수지, 박리 강도, Tg, 난연성-
公开(公告)号：KR100601474B1
公开(公告)日：2006-07-18
申请号：KR1020040086721
申请日：2004-10-28
Applicant: 삼성전기주식회사
IPC: H05K3/40
Abstract: 본 발명은 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법에 관한 것으로, 소정 형상의 구조물이 형성된 몰드를 수지층에 직접 가압하여 전사하는 통상의 임프린트법과는 달리, 몰드의 구조물 상에 액상 수지를 도포하여 반경화 상태를 거친 후 전도성 금속을 적층함으로써 몰드에 가해지는 응력을 원천적으로 제거할 수 있을 뿐 아니라 기존의 임프린트 공정에서 고질적인 문제가 되고 있는 가스 트랩(gas trap)에 따른 불량을 해결하는데 특징이 있다.
본 발명의 방법에 따라 인쇄회로기판을 제조하는 경우, 기존의 리소그라피 공정에 비하여 공정을 대폭 단축시킬 수 있고 공정비용을 절감할 수 있을 뿐만 아니라, 고밀도 배선기판에 대응 가능한 미세 패턴을 효율적으로 구현할 수 있다.
임프린트, 인쇄회로기판, 액상 수지, 전도성 금속
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.026 seconds)
