公开(公告)号：KR1020160019979A

公开(公告)日：2016-02-23

申请号：KR1020140103780

申请日：2014-08-11

Applicant: 삼성전자주식회사

Inventor： 하순목 ,  황성욱 ,  박준수 ,  강대용 ,  전병준

IPC: H01L21/027 ,  G03F1/76

CPC classification number: H01L21/0271 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/0274

Abstract: 반도체소자의미세패턴형성방법이제공된다. 반도체소자의미세패턴형성방법은제 1 영역및 상기제 1 영역둘레의제 2 영역을포함하는하드마스크막상에버퍼마스크막을형성하되, 상기버퍼마스크막은상기제 1 영역에서제 1 홀들을갖는것, 상기제 1 홀들을채우며상기제 1 영역의상기버퍼마스크막상에배치되는제 1 필라들과, 상기제 2 영역의상기버퍼마스크막상에배치되는제 2 필라들을형성하는것, 상기버퍼마스크막상에서상기제 1 및제 2 필라들을덮는블록공중합체층을형성하는것, 상기블록공중합체층을상분리하여, 상기제 1 및제 2 필라들과이격되어배열되는제 1 블록패턴들과, 상기제 1 및제 2 필라들과상기제 1 블록패턴들을감싸는제 2 블록패턴을형성하는것, 및상기제 1 블록패턴들을제거하고, 상기제 1 블록패턴들아래의상기버퍼마스크막에제 2 홀들을형성하는것을포함한다.

Abstract translation: 提供一种用于形成半导体器件的精细图案的方法。 用于形成半导体器件的精细图案的方法包括：在包括第一区域和第二区域的硬掩模膜上形成缓冲掩模膜，其中缓冲掩模膜在第一区域中具有第一孔; 形成填充第一孔并设置在第一区域中的缓冲掩模膜上的第一柱，以及设置在第二区域中的缓冲掩模膜上的第二柱; 形成覆盖缓冲掩模膜上的第一和第二柱的嵌段共聚物层; 形成通过相分离所述嵌段共聚物层而被布置成与所述第一和第二柱和围绕所述第一和第二柱和所述第一嵌段图案的第二嵌段图案分离的第一嵌段图案; 并且去除第一块图案，并且在第一块图案下在缓冲掩模膜上形成第二孔。

公开(公告)号：KR1020120047059A

公开(公告)日：2012-05-11

申请号：KR1020100108718

申请日：2010-11-03

Applicant: 삼성전자주식회사

Inventor： 박준수

IPC: G02F1/133

CPC classification number: G09G3/342 ,  G09G2310/024 ,  G09G2320/0233

Abstract: PURPOSE: A display device and a backlight operating method thereof are provided to control brightness of each light source to make brightness of backlight, which is irradiated from a backlight unit, uniform at a location of a light source. CONSTITUTION: A display panel(133) displays an image. A backlight unit(136) comprises a plurality of light sources. The backlight unit irradiates backlight onto the display panel. A control unit(140) controls the light sources to operate the light sources by a method by which an image is scanned on the display panel. The control unit controls brightness of each light source to make brightness of backlight, which is irradiated from the backlight unit, uniform at a location of each light source.

Abstract translation: 目的：提供一种显示装置及其背光操作方法，以控制每个光源的亮度，以使从背光单元照射的背光的亮度在光源的位置处均匀。 构成：显示面板（133）显示图像。 背光单元（136）包括多个光源。 背光单元将背光照射到显示面板上。 控制单元（140）通过在显示面板上扫描图像的方法来控制光源来操作光源。 控制单元控制每个光源的亮度，使得从背光单元照射的背光的亮度在每个光源的位置处均匀。

公开(公告)号：KR1020100031846A

公开(公告)日：2010-03-25

申请号：KR1020080090670

申请日：2008-09-16

Applicant: 삼성전자주식회사

Inventor： 최정화 ,  박준수 ,  안윤순

IPC: H04N5/44 ,  H04N5/45

Abstract: PURPOSE: A display apparatus and system and a method for controlling the same are provided to a step of simplify the constitution of a circuit. CONSTITUTION: A display apparatus comprises: a first processing block(310) which is able to process at least two kinds of image signal; a second processing block(320) which processes the output image signal in a display unit in a format of the display unit; and a signal interface which contains plural lanes(341,344). The plural lanes connect the first processing block and second processing block. The plural lanes transfer at least two kinds of image signal from the first processing block to second processing block.

Abstract translation: 目的：提供简化电路结构的步骤的显示装置和系统及其控制方法。 构成：显示装置包括：能够处理至少两种图像信号的第一处理块（310）; 第二处理块，以显示单元的格式处理显示单元中的输出图像信号; 和包含多个通道的信号接口（341,344）。 多个通道连接第一处理块和第二处理块。 多个通道将至少两种图像信号从第一处理块传送到第二处理块。

公开(公告)号：KR1020090015668A

公开(公告)日：2009-02-12

申请号：KR1020070080194

申请日：2007-08-09

Applicant: 삼성전자주식회사

Inventor： 박흥식 ,  윤준호 ,  이철규 ,  박준수

IPC: H01L29/78

CPC classification number: H01L21/3081 ,  H01L21/3065 ,  H01L29/4236 ,  H01L29/66621 ,  H01L29/1037

Abstract: A method for fabricating a semiconductor device is provided to secure the length of transistor and improve refresh property by improving coupling noise by the gate formed on the trench of the element isolation region. In a method for fabricating a semiconductor device, a hard mask film including the bottom hard mask film and top hard mask film is formed on the substrate(100) in which the active area(105) and element isolation region are defined. The hard mask film is patterned so that the hard mask pattern which partly exposes the active area and element isolation region is formed. The hard mask pattern is used as an etching mask and the substrate is etched so that the trench(150) is formed within the active area of the substrate.

Abstract translation: 提供一种用于制造半导体器件的方法以确保晶体管的长度，并通过改善由元件隔离区的沟槽上形成的栅极的耦合噪声来改善刷新特性。 在制造半导体器件的方法中，在其上限定有源区（105）和元件隔离区的衬底（100）上形成包括底部硬掩模膜和顶部硬掩模膜的硬掩模膜。 图案化硬掩模膜，从而形成部分地暴露有源区和元件隔离区的硬掩模图案。 硬掩模图案用作蚀刻掩模，并且蚀刻基板，使得沟槽（150）形成在基板的有效区域内。

公开(公告)号：KR100723473B1

公开(公告)日：2007-05-31

申请号：KR1020010058558

申请日：2001-09-21

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  강현재

IPC: H01L21/027

Abstract: 다수의 칩들로 이루어진 노광필드 및 노광 필드의 가장자리 및 다수의 칩들 각각의 가장자리를 둘러싸는 복수의 스크라이브 레인을 포함하는 웨이퍼에 있어서, 노광 필드를 둘러싸는 스크라이브 레인 중에서 적어도 하나의 일부에 형성된 돌출부와 스크라이브 레인의 돌출부내에 돌출부를 따라 크기가 결정된 정렬 마크 통해, 칩의 면적의 감소 없이 충분한 크기를 갖는 정렬 검출 신호를 얻을 수 있는 정렬 마크를 갖는 웨이퍼가 제공된다.
정렬 마크, 정렬 감지 신호, 스크라이브 레인

公开(公告)号：KR100660530B1

公开(公告)日：2006-12-22

申请号：KR1019990031955

申请日：1999-08-04

Applicant: 삼성전자주식회사

Inventor： 차동호 ,  박준수 ,  이중현 ,  김인성

IPC: H01L21/027

Abstract: 본 발명은 반도체 노광 설비에서 사용되는 반도체 제조용 마스크에 관한 것으로, 반도체 노광 설비에서 사용되는 반도체 제조용 마스크는 회로 패턴과 비회로 패턴으로 이루어지고 그 중 어느 하나에는 광이 투과되는 제 1 영역과, 이 제 1 영역의 외곽에 위치하고 노광 브로킹을 위한 광 차단막이 형성된 제 2 영역 및 제 1 영역과 제 2 영역사이에 위치하는 제 3 영역으로 이루어진다. 그리고 제 3 영역은 제 3 영역을 통과하는 노광량을 조절하기 위한 노광조절막을 구비한다.

公开(公告)号：KR1020060110706A

公开(公告)日：2006-10-25

申请号：KR1020050033205

申请日：2005-04-21

Applicant: 삼성전자주식회사

Inventor： 이지영 ,  박준수 ,  우상균

IPC: H01L21/027

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

Abstract: A method for forming a fine pitch pattern using double spacers is provided to form a sidewall spacer and patterns of a 1/3 pitch by performing a first spacer etch process on a second spacer layer. A patterning target layer(300) is formed on a semiconductor substrate(100). A first hard mask of a line pattern having a fine line width in proportion to a separation distance is formed on the patterning target layer. A first spacer layer(600) covers sides of the hard masks. A second spacer layer having an etching select ratio is formed on the first spacer layer. The second spacer layer is spacer-etched to form a spacer pattern shaped second hard mask(701) on a side of the first hard mask. The spacer layer between the first hard mask and the second hard mask is partially and selectively removed. The patterning target layer is selectively etched by using the first and second hard mask layers as etching masks to form a small pattern.

Abstract translation: 提供使用双间隔物形成细间距图案的方法，以通过在第二间隔层上执行第一间隔蚀刻工艺来形成侧壁间隔物和1/3间距的图案。 图案化目标层（300）形成在半导体衬底（100）上。 在图案化目标层上形成具有与间隔距离成比例的细线宽度的线图案的第一硬掩模。 第一间隔层（600）覆盖硬掩模的侧面。 在第一间隔层上形成具有蚀刻选择比的第二间隔层。 第二间隔层被间隔蚀刻以在第一硬掩模的一侧上形成间隔物图案形状的第二硬掩模（701）。 第一硬掩模和第二硬掩模之间的间隔层被部分地和选择性地去除。 通过使用第一和第二硬掩模层作为蚀刻掩模来选择性地蚀刻图案化目标层以形成小图案。

公开(公告)号：KR100564541B1

公开(公告)日：2006-03-28

申请号：KR1019990002592

申请日：1999-01-27

Applicant: 삼성전자주식회사

Inventor： 박준수 ,  김인성

IPC: G03F9/00

Abstract: 자체 정렬보정용 오버레이 키를 구비하는 마스크 및 이를 이용한 정렬보정에 관해 개시되어 있다. 기판 상에 최초 형성되는 물질층의 정렬을 위해 사용되는 필드 및 차광영역에 오버레이 키를 구비하는 마스크에 있어서, 상기 오버레이 키는 제1 및 제2 오버레이 키로 구성되어 있으며, 상기 제1 오버레이 키는 상기 마스크의 투광영역인 상기 필드영역의 네 모서리에 구비되어 있고, 상기 제2 오버레이 키는 상기 마스크의 네 모서리 둘레의 차광영역에 구비되어 있으나, 대칭적으로 구비되어 있다.

公开(公告)号：KR100505656B1

公开(公告)日：2005-08-04

申请号：KR1020020078388

申请日：2002-12-10

Applicant: 삼성전자주식회사

Inventor： 박창민 ,  이중현 ,  조한구 ,  박준수

IPC: H01L27/108

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10894 ,  H01L28/91 ,  Y10S438/942

Abstract: 스토리지 전극(storage node)과의 접촉 면적을 보다 확보하기 위해서 비트 라인(bit line) 방향으로 확장된 콘택체(contact body)를 포함하는 반도체 소자 제조 방법을 제공한다. 본 발명의 일 관점에 의한 제조 방법은, 반도체 기판 상에 게이트 라인(gate line)들 및 제1절연층을 형성하고, 제1절연층을 관통하여 반도체 기판 상에 전기적으로 연결되는 제1콘택 패드(first contact pad)들 및 제2콘택 패드들을 형성한다. 제1콘택 패드들 및 상기 제2콘택 패드들을 덮는 제2절연층을 형성하고, 제2절연층 상에 게이트 라인들 상을 가로지르고 제2절연층을 관통하여 제2콘택 패드들에 각각 전기적으로 연결되는 비트 라인들을 형성한다. 비트 라인들을 덮는 제3절연층을 형성한다. 제3절연층을 선택적으로 식각하여 비트 라인들을 다수 개 가로지고 적어도 제1콘택 패드들을 노출하는 밴드(band) 형태의 오프닝(opening)을 형성한다. 제3절연층 상에 오프닝을 채우는 도전층을 형성하고, 도전층을 패터닝하여 비트 라인 방향으로 제3절연층 상으로 확장된 확장부와 제1콘택 패드에 전기적으로 연결되는 몸체부를 일체로 포함하는 개개의 스토리지 전극 콘택체들로 분리한다. 개개의 스토리지 전극 콘택체들 상에 실린더(cylinder) 형태의 스토리지 전극들을 각각 형성한다.

公开(公告)号：KR1020040050535A

公开(公告)日：2004-06-16

申请号：KR1020020078388

申请日：2002-12-10

Applicant: 삼성전자주식회사

Inventor： 박창민 ,  이중현 ,  조한구 ,  박준수

IPC: H01L27/108

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10894 ,  H01L28/91 ,  Y10S438/942

Abstract: PURPOSE: A method for manufacturing a semiconductor device having a contact body expanded to the bit line direction for obtaining more contacting area with a storage node is provided to be capable of obtaining the misalign margin, overlay margin, or process margin enough for the elements of an electrical connection structure. CONSTITUTION: Gate lines(200) are formed on a semiconductor substrate(100). The first insulating layer(300) is formed on the resultant structure. The first and second contact pads(410,450) are formed through the first insulating layer for being electrically connected with the semiconductor substrate between the gate lines. The second insulating layer(510) is formed on the resultant structure. Bit lines are formed through the second insulating layer for being electrically connected with the second contact pads. The third insulating layer(530') is formed on the resultant structure. Band type opening portions(531) are formed by selectively etching the third insulating layer. Storage node contact bodies(810) are then formed on the resultant structure. Each storage node contact body is made of an expanded portion(811) on the third insulating layer and a body portion(815) connected with the first contact pad as one piece.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，该半导体器件具有扩展到位线方向的接触体以便与存储节点获得更多的接触面积，以便能够获得足够的元件的不对准裕度，覆盖边缘或加工余量 电连接结构。 构成：栅极线（200）形成在半导体衬底（100）上。 在所得结构上形成第一绝缘层（300）。 第一和第二接触焊盘（410,450）通过第一绝缘层形成，用于与栅极线之间的半导体衬底电连接。 在所得结构上形成第二绝缘层（510）。 位线通过第二绝缘层形成，用于与第二接触焊盘电连接。 在所得结构上形成第三绝缘层（530'）。 通过选择性蚀刻第三绝缘层形成带状开口部分（531）。 然后在所得结构上形成存储节点接触体（810）。 每个存储节点接触体由第三绝缘层上的扩展部分（811）和与第一接触焊盘连接的本体部分（815）制成。