公开(公告)号：KR1020110004670A

公开(公告)日：2011-01-14

申请号：KR1020090062221

申请日：2009-07-08

Applicant: 삼성전자주식회사

Inventor： 최재형 ,  유차영 ,  이종철 ,  윤경렬 ,  임기빈 ,  최훈상 ,  오세훈 ,  조세휘

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/40 ,  H01L28/91

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to suppress leakage current and fail bits by arranging dielectric layers with different properties in a multi-layered dielectric structure. CONSTITUTION: A first electrode(110) is formed on a substrate(100). A multi-layered dielectric structure(120a) is formed on the first electrode. The multi-layered dielectric structure includes a first dielectric layer(112) and a second dielectric layer(114). A second electrode(130) is formed on the multi-layered dielectric structure. The first and second electrodes function as the lower electrode and the upper electrode of a capacitor structure(150a).

Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过在多层电介质结构中布置具有不同性质的电介质层来抑制漏电流和故障位。 构成：在基板（100）上形成第一电极（110）。 在第一电极上形成多层电介质结构（120a）。 多层电介质结构包括第一电介质层（112）和第二电介质层（114）。 第二电极（130）形成在多层电介质结构上。 第一和第二电极用作电容器结构（150a）的下电极和上电极。

公开(公告)号：KR100885922B1

公开(公告)日：2009-02-26

申请号：KR1020070057995

申请日：2007-06-13

Applicant: 삼성전자주식회사

Inventor： 조영규 ,  임기빈 ,  최용희

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L27/0207 ,  H01L27/10852 ,  H01L28/91

Abstract: A semiconductor device and a manufacturing method thereof are provided to minimize stress applied in a bottom electrode due to a supporting bar by forming the supporting bar for supporting the bottom electrode between the bottom electrodes. A plurality of capacitors includes a plurality of cylinder type bottom electrodes(142), a dielectric film, and a top electrode. The bottom electrodes are arranged with row or column structure. The dielectric film is formed on the bottom electrode. The top electrode is formed on the dielectric film. A plurality of band type capacitor supporting bars(150a) is formed between the bottom electrodes. The capacitor supporting bars connect a pair of row bottom electrodes or a pair of column bottom electrodes. The row, column, or line bottom electrodes are crossed with an adjacent row, column, or line bottom electrodes.

Abstract translation: 提供半导体器件及其制造方法，以通过在底部电极之间形成用于支撑底部电极的支撑杆来最小化由于支撑杆而引起的底部电极施加的应力。 多个电容器包括多个圆筒型底部电极（142），电介质膜和顶部电极。 底部电极以行或列结构排列。 电介质膜形成在底部电极上。 顶部电极形成在电介质膜上。 多个带状电容器支撑杆（150a）形成在底部电极之间。 电容器支撑杆连接一对行底电极或一对柱底电极。 行，列或线底电极与相邻的行，列或线底电极交叉。

公开(公告)号：KR100809685B1

公开(公告)日：2008-03-06

申请号：KR1020050085209

申请日：2005-09-13

Applicant: 삼성전자주식회사

Inventor： 임기빈 ,  이종철 ,  윤경렬 ,  여재현 ,  정은애 ,  김영선

IPC: H01L21/205 ,  H01L21/8242

CPC classification number: H01L21/3141 ,  C23C16/40 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45529 ,  H01L21/02172 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/3162 ,  H01L21/31641 ,  H01L21/31645 ,  H01L28/40

Abstract: 제조 공정 시간을 증대시키지 않으면서, 유전막의 전기적 특성 및 유전 특성을 동시에 만족시킬 수 있는 유전막, 이 유전막의 제조방법 및 이를 이용한 MIM 캐패시터의 제조방법을 개시한다. 개시된 본 발명의 유전막 제조방법은, 금속 소스를 공급하는 단계, 화학적으로 흡착되지 않은 금속 소스를 퍼지하는 단계, 산화제를 공급하는 단계, 및 화학적으로 흡착되지 않은 산화제를 퍼지하는 단계로 구성되는 단위 사이클을 연속적으로 반복 실시하는 것이다. 이때, 상기 처음부터 소정 회까지의 초기 사이클 동안의 산화제를 공급하는 시간은 상기 소정 회 이후의 후기 사이클 동안의 산화제를 공급하는 시간보다 상대적으로 짧은 것을 특징으로 한다.
ALD, 유전막, 주입량, 공급 시간

公开(公告)号：KR1020060097865A

公开(公告)日：2006-09-18

申请号：KR1020050018743

申请日：2005-03-07

Applicant: 삼성전자주식회사

Inventor： 권종완 ,  김성태 ,  김영선 ,  유차영 ,  박영근 ,  최재형 ,  정은애 ,  여재현 ,  임기빈 ,  정정희

IPC: H01L21/8242

Abstract: 스트레스 완화를 위한 텅스텐 이중층을 포함하는 커패시터 제조 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 금속 하부 전극, 유전층, 금속 상부 전극을 순차적으로 형성하고, 상부 전극 상에 스트레스 완화를 위한 스트레스 보상층을 물리적기상증착에 의한 텅스텐층(PVD-W layer)을 포함하여 형성한다. 이때, 스트레스 보상층 하부에 상부 전극을 후속 공정으로부터 보호하는 캐핑층(capping layer)을 화학적기상증착에 의한 텅스텐층(CVD-W layer)을 포함하여 형성한다.
MIM, 스트레스, CVD, PVD, 텅스텐 증착

公开(公告)号：KR1020060006164A

公开(公告)日：2006-01-19

申请号：KR1020040055052

申请日：2004-07-15

Applicant: 삼성전자주식회사

Inventor： 신원식 ,  임기빈 ,  김경석 ,  형용우 ,  이고은 ,  김봉현

IPC: H01L27/108

CPC classification number: H01L28/84 ,  H01L27/10852 ,  H01L28/75 ,  H01L28/91

Abstract: 반구형 실리콘을 포함하는 반도체 장치의 커패시터 형성방법에서 하부구조물을 포함하는 반도체 기판 상에 절연막을 형성하고, 상기 절연막을 부분적으로 식각하여 개구부를 형성한다. 상기 개구부의 내측벽과 저면 및 상기 절연막의 상부면에 연속적으로 도전막을 형성하고, 상기 개구부의 내측벽 상부 및 상기 개구부에 인접한 절연막의 상부면에 형성된 도전막에 반구형 실리콘 성장 방지부를 형성한다. 상기 반구형 실리콘 성장 방지부를 제외한 개구부의 내측벽에 형성된 도전막 표면에 반구형 실리콘층을 형성 한 후, 상기 개구부의 내측벽 및 저면에 형성된 도전막을 제외하고 상기 절연막 상부에 형성된 도전막 및 절연막을 제거하여 스토리지전극을 형성한다. 반구형 실리콘의 리프팅에 따른 스토리지 전극 간의 브리지를 근본적으로 방지 할 수 있으므로 반도체 제조 공정의 전체적인 시간과 비용을 절감할 수 있다.

公开(公告)号：KR100541179B1

公开(公告)日：2006-01-11

申请号：KR1020030006513

申请日：2003-02-03

Applicant: 삼성전자주식회사

Inventor： 박인성 ,  임기빈 ,  박기연 ,  여재현 ,  이윤정

IPC: H01L21/205

CPC classification number: H01L21/022 ,  C23C16/54 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/31604 ,  H01L21/31608 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L21/3185 ,  H01L21/67207 ,  H01L27/0218 ,  H01L28/56

Abstract: CVD 방법과 ALD 방법 모두가 채용된 유전막 형성 장치 및 방법을 개시한다. 유전막 형성 장치는 웨이퍼 상에 제 1 유전막을 화학기상증착 방식으로 형성하는 제 1 챔버와, 제 1 유전막 상에 제 2 유전막을 원자층 증착 방식으로 형성하는 제 2 챔버를 포함한다. 반대로, 제 1 챔버에서 제 1 유전막을 원자층 증착 방식으로 형성하고, 제 2 챔버에서 제 2 유전막을 화학기상증착 방식으로 형성할 수도 있다. 따라서, 이중의 유전막을 화학기상증착법과 원자층 증착법으로 형성함으로써, 화학기상증착법으로 빠른 시간 내에 형성된 제 1 유전막 상에 제 2 유전막을 원자층 증착법을 이용해서 웨이퍼 상의 넓은 영역에 걸쳐서 균일한 두께로 빠르게 형성할 수가 있게 된다.

公开(公告)号：KR1020050031851A

公开(公告)日：2005-04-06

申请号：KR1020040011765

申请日：2004-02-23

Applicant: 삼성전자주식회사

Inventor： 임기빈 ,  박기연 ,  여재현 ,  김성태 ,  김영선 ,  박인성 ,  이승환

IPC: H01L21/20

CPC classification number: C23C16/45529 ,  C23C16/405 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L29/4966

Abstract: A material forming method using an ALD(Atomic Layer Deposition), a method of forming a thin film using the same and a method of manufacturing a capacitor are provided to reduce remarkably leakage current in the thin film and to improve insulation performance by using flushing at a relatively low temperature. A first reactant containing a first element is chemically adsorbed on a substrate(S11). A predetermined material is formed on the substrate by reacting chemically a second reactant containing a second element on the first reactant(S13). A predetermined layer with a thickness range of 5 to 30 angstrom is completed by performing repeatedly the precedent processes on the substrate. The properties of the predetermined layer are improved by using flushing gas containing the second element(S15).

Abstract translation: 提供使用ALD（原子层沉积）的材料形成方法，使用其形成薄膜的方法和制造电容器的方法，以减少薄膜中的泄漏电流，并且通过使用冲洗来提高绝缘性能 相对较低的温度。 含有第一元素的第一反应物被化学吸附在基底上（S11）。 通过在第一反应物（S13）上使含有第二元素的第二反应物化学反应，在衬底上形成预定的材料。 通过重复执行基板上的先前处理，完成厚度范围为5至30埃的预定层。 通过使用含有第二元素的冲洗气体来改善预定层的特性（S15）。

公开(公告)号：KR1020040041896A

公开(公告)日：2004-05-20

申请号：KR1020020069997

申请日：2002-11-12

Applicant: 삼성전자주식회사

Inventor： 박기연 ,  김성태 ,  김영선 ,  박인성 ,  여재현 ,  이윤정 ,  임기빈

IPC: H01L27/04

Abstract: PURPOSE: A capacitor of a semiconductor memory device having a composite Al2O3/HfO2 dielectric layer and its manufacturing method are provided to be capable of obtaining an optimum thickness rate for the composite dielectric layer for considerably restraining the increase of leakage current. CONSTITUTION: A capacitor of a semiconductor memory device is provided with a lower electrode(120), a composite dielectric layer formed on the lower electrode, and an upper electrode(140) formed on the double dielectric layer. At this time, the composite dielectric layer is completed by sequentially forming an Al2O3 dielectric layer(132) and an HfO2 dielectric layer(134). At the time, the thickness of the Al2O3 dielectric layer is the same as that of the HfO2 dielectric layer or larger than that of HfO2 dielectric layer. Preferably, the Al2O3 dielectric layer has a thickness of 30-60 angstrom. Preferably, the HfO2 dielectric layer has a thickness of 40 angstrom, or less.

Abstract translation: 目的：提供具有复合Al 2 O 3 / HfO 2电介质层的半导体存储器件的电容器及其制造方法，以便能够获得用于显着抑制漏电流增加的复合电介质层的最佳厚度率。 构成：半导体存储器件的电容器设置有下电极（120），形成在下电极上的复合电介质层和形成在双电介质层上的上电极（140）。 此时，通过依次形成Al 2 O 3电介质层（132）和HfO 2电介质层（134）来完成复合电介质层。 此时，Al2O3介电层的厚度与HfO2电介质层的厚度相同，或者大于HfO 2电介质层的厚度。 优选地，Al 2 O 3介电层的厚度为30-60埃。 优选地，HfO 2电介质层的厚度为40埃以下。

公开(公告)号：KR1020040008571A

公开(公告)日：2004-01-31

申请号：KR1020020042217

申请日：2002-07-18

Applicant: 삼성전자주식회사

Inventor： 여재현 ,  김영선 ,  김성태 ,  박인성 ,  임기빈

IPC: H01L21/203

Abstract: PURPOSE: A material forming method using an ALD(Atomic Layer Deposition) and a method for forming a capacitor of a semiconductor device using the same are provided to be capable of improving step coverage and leakage current characteristic and obtaining a metal oxide thin film having a uniform thickness. CONSTITUTION: The first reaction material(2) is induced at the upper portion of a substrate(1). At this time, the first reaction material contains the first element and at least one alkoxide radical. The first reaction material is chemically adsorbed at the upper portion of the substrate. The second reaction material(6) is induced at the upper portion of the resultant structure. Then, an atomic layer(8) is formed at the upper portion of the substrate by chemically reacting the second reaction material to the adsorbed first reaction material.

Abstract translation: 目的：提供使用ALD（原子层沉积）的材料形成方法和使用其形成使用其的半导体器件的电容器的方法，以能够提高台阶覆盖和漏电流特性，并获得具有 均匀厚度。 构成：第一反应材料（2）在衬底（1）的上部被诱导。 此时，第一反应物质含有第一元素和至少一个烷氧基。 第一反应材料被化学吸附在基材的上部。 第二反应材料（6）在所得结构的上部被诱导。 然后，通过使第二反应材料与吸附的第一反应材料发生化学反应，在基板的上部形成原子层（8）。

公开(公告)号：KR102171258B1

公开(公告)日：2020-10-28

申请号：KR1020140061163

申请日：2014-05-21

Applicant: 삼성전자주식회사

Inventor： 최윤정 ,  이동복 ,  임기빈 ,  황인석

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/31