-
-
-
-
公开(公告)号：KR1020120052612A
公开(公告)日：2012-05-24
申请号：KR1020100113855
申请日：2010-11-16
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/06 , H01L27/224 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/126 , H01L45/141 , H01L45/143 , H01L45/144 , H01L45/146 , H01L29/45
Abstract: PURPOSE: A semiconductor device which includes a buffer electrode, a manufacturing method thereof, a semiconductor module including the same, and an electronic system are provided to arrange a Ti/TiN buffer electrode pattern between an ohmic contact layer and a lower electrode pattern, thereby reducing contact resistance between the lower electrode pattern and the ohmic contact layer. CONSTITUTION: A switching device(40) is formed on a substrate(110). A buffer electrode pattern(150) is formed on the switching device. A lower electrode pattern(160) is formed on a first region. A trim insulation pattern(164) is formed on a second region. A variable resistance pattern(170) is formed on the lower electrode pattern.
Abstract translation: 目的：提供包括缓冲电极的半导体器件，其制造方法，包括该缓冲电极的半导体模块和电子系统，以在欧姆接触层和下电极图案之间布置Ti / TiN缓冲电极图案，从而 降低下电极图案和欧姆接触层之间的接触电阻。 构成：开关装置（40）形成在基板（110）上。 缓冲电极图案（150）形成在开关装置上。 在第一区域上形成下电极图案（160）。 在第二区域上形成装饰绝缘图案（164）。 在下电极图案上形成可变电阻图案（170）。
-
公开(公告)号：KR1020110002208A
公开(公告)日：2011-01-07
申请号：KR1020090059686
申请日：2009-07-01
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115 , H01L21/205
CPC classification number: H01L21/0228 , C23C16/34 , C23C16/45531 , H01L21/02153 , H01L21/28562 , H01L21/3141 , H01L21/76843 , H01L45/06 , H01L45/126 , H01L45/16 , H01L21/67184
Abstract: PURPOSE: A forming method of a semiconductor device is provided to easily control the composite and impurity of components within a film by replacing the substitutes and replacement gas. CONSTITUTION: A substrate is prepared within a reaction chamber. The first precursor including the first substituent and the replacement gas are offered within the reaction chamber. A second precursor is offered within the reaction chamber. A first substituent of the first precursor(100) is replaced with the replacement gas in the space being distanced from the substrate.
Abstract translation: 目的：提供一种半导体器件的形成方法，通过替换替代物和置换气体来容易地控制膜内部件的复合和杂质。 构成：在反应室内制备底物。 在反应室内提供包含第一取代基和置换气体的第一前体。 在反应室内提供第二个前体。 第一前体（100）的第一取代基被替换为在离开衬底的空间中的置换气体。
-
Patent Agency Ranking
公开(公告)号：KR100684894B1
公开(公告)日：2007-02-20
申请号：KR1020050032006
申请日：2005-04-18
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/8244
CPC classification number: H01L21/28518 , H01L21/76898 , H01L21/8221 , H01L27/0688 , H01L27/11 , H01L27/1108
Abstract: 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법을 제공한다. 본 발명에서는 적층된 트랜지스터들을 수직으로 연결하는 공통 콘택을 형성할 때, 공통 콘택홀의 바닥과 측벽에서 오믹층들을 따로 형성하여 각각의 필요에 맞게 최적화된 오믹층들을 형성하는 것을 특징으로 한다. 이로써 공통 콘택의 저항을 최소화할 수 있으며 소자의 속도를 향상시킬 수 있다.
적층 트랜지스터-
公开(公告)号：KR100629266B1
公开(公告)日：2006-09-29
申请号：KR1020040062632
申请日：2004-08-09
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/24
CPC classification number: H01L21/28518 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법이 제공된다. 상기 샐리사이드 공정은 실리콘 영역을 구비하는 기판을 준비하는 것을 구비한다. 상기 기판 상에 금속막을 형성한다. 상기 금속막을 갖는 기판을 열전달 기체를 채택한 대류방식을 사용하여 등온 열처리하여 상기 실리콘 영역 상에 선택적으로 금속 실리사이드막을 형성한다. 일 실시예에서 상기 금속막은 니켈막이고 상기 금속 실리사이드막은 니켈 실리사이드막 일 수 있다. 상기 샐리사이드 공정은 안정적인 실리사이드화 열처리 공정을 제공함으로써 디펙트 프리한 니켈 실리사이드막을 형성할 수 있다. 이에 따라, 상기 니켈 실리사이드막을 채용하는 반도체 소자의 전기적 특성을 안정적으로 개선시킬 수 있다.
샐리사이드, 니켈 실리사이드, 대류, 실리사이드화 열처리-
公开(公告)号：KR100626374B1
公开(公告)日：2006-09-20
申请号：KR1020040026748
申请日：2004-04-19
Applicant: 삼성전자주식회사
IPC: H01L21/24
Abstract: 금속 실리사이드층을 포함하는 반도체 소자 및 금속 실리사이드 형성 방법을 제공한다. 이 소자는 반도체 기판의 소정영역에 형성된 실리사이드층을 포함하되, 상기 실리사이드층은 제 1 금속, 제 2 금속 및 제 3 금속 화합물 실리사이드층이다. 상기 실리사이드층은 실리콘 기판 상에 제 1 금속 합금층을 증착하고, 상기 제 1 금속 합금층 상에 제 2 금속층을 증착하는 것을 포함한다. 상기 제 2 금속층 상에 캐핑층을 형성한다. 상기 기판에 실리사이드화 어닐링을 적용하고 상기 캐핑층을 제거한다. 잔류 제 1 금속 합금층 및 잔류 제 2 금속층을 제거하여 실리사이드층을 형성할 수 있다.
-
公开(公告)号：KR100621633B1
公开(公告)日：2006-09-19
申请号：KR1020050032003
申请日：2005-04-18
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L27/11
Abstract: 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법 및 그에 의해 형성된 반도체 장치를 제공한다. 이 방법은 복수층의 층간절연막들과 반도체 단결정층을 패터닝하여 형성되는 공통 콘택홀의 위치가, 반도체 기판으로부터 에피택시얼막이 성장되는 영역의 위치와 다르게 형성되는 것을 특징으로 한다. 이로써 공통 콘택홀을 형성할 때 반도체 기판 상의 식각 저지막을 이용할 수 있어, 반도체 기판의 손상 없이 공통 콘택홀을 정확하게 형성할 수 있다. 따라서 상기 방법으로 형성된 반도체 장치에서는 공통 콘택의 저항이 증가되거나 반도체 기판으로 누설전류가 증가하지 않는다.
적층 트랜지스터Abstract translation: 一种形成具有堆叠晶体管的半导体器件的方法和通过该方法形成的半导体器件。 该方法的特征在于，通过图案化多个层间绝缘膜和半导体单晶层而形成的公共接触孔的位置不同于外延膜从半导体衬底生长的区域的位置。 因此，当形成公共接触孔时，可以使用半导体衬底上的蚀刻阻挡膜，并且可以精确地形成公共接触孔而不损坏半导体衬底。 因此，在通过上述方法形成的半导体器件中，公共触点的电阻增大或者半导体衬底中的漏电流不增加。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.024 seconds)
